[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法包括，其主要先形成一半导体层于基底上，然后去除部分半导体层以及部分基底以形成一凹槽，接着形成一衬垫层于凹槽内，去除部分衬垫层以形成一间隙壁于凹槽两侧，再形成一位线结构于凹槽内。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器(Dynamic Random Access Memory,DRAM)元件的位线结构的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

发明内容

本发明一实施例公开一种制作半导体元件的方法，其主要先形成一半导体层于基底上，然后去除部分半导体层以及部分基底以形成一凹槽，接着形成一衬垫层于凹槽内，去除部分衬垫层以形成一间隙壁于凹槽两侧，再形成一位线结构于凹槽内。

本发明另一实施例公开一种半导体元件，其主要包含一位线结构设于一基底上以及一间隙壁环绕位线结构，其中间隙壁上表面切齐或低于基底上表面。此外半导体元件又包含一浅沟隔离设于基底内，其中间隙壁被浅沟隔离所环绕，且间隙壁上表面切齐或低于浅沟隔离上表面。另外位线结构又细部包含一导电层设于基底内、一金属层于导电层上以及一掩模层于金属层上，其中导电层下表面低于基底上表面，且间隙壁设于导电层以及浅沟隔离之间。

附图说明

图1为本发明一实施例的动态随机存取存储器元件的上视图；

图2至图6为图1中沿着切线A-A’方向制作动态随机存取存储器元件的位线结构的方法示意图。

主要元件符号说明

10 动态随机存取存储器元件 12 位线结构

14 字符线 16 基底

18 主动区 20 存储单元区

22 栅极 24 浅沟绝缘

26 位线结构 28 位线结构

30 绝缘层 32 半导体层

34 凹槽 36 氧化硅层

38 氮化硅层 40 氧化硅层

42 衬垫层 44 间隙壁

46 间隙壁 48 间隙壁

50 导电层 52 金属层

54 掩模层 56 钛层

58 氮化钛层 60 硅化钨层