[发明专利]半导体元件及其制作方法

权利要求书

1.一种制作半导体元件的方法，其特征在于，包含：

形成一绝缘层与一半导体层于一基底上，该绝缘层位于该半导体层与该基底之间；

形成一浅沟隔离于该基底内，其中在形成该半导体层之前形成该绝缘层于该浅沟隔离以及该基底上；

去除部分该半导体层、部分该绝缘层以及部分该基底以形成一凹槽；

形成一衬垫层于该凹槽内；

去除部分该衬垫层以形成一间隙壁于该凹槽两侧；以及

形成一位线结构于该凹槽内,

其中该间隙壁上表面低于该半导体层上表面，且该间隙壁上表面与该绝缘层的上表面切齐。

2.如权利要求1所述的方法，另包含：

在形成该间隙壁之后形成一导电层于该凹槽内；

形成一金属层于该导电层上；

形成一掩模层于该金属层上；以及

图案化该掩模层、该金属层以及该导电层以形成该位线结构。

3.如权利要求2所述的方法，另包含：

形成该导电层于该凹槽内；以及

去除部分该导电层使该导电层上表面切齐该半导体层上表面。

4.如权利要求1所述的方法，另包含：

形成该半导体层于该浅沟隔离以及该基底上；以及

形成该凹槽于该基底内，其中该浅沟隔离环绕该凹槽。

5.如权利要求1所述的方法，其中该半导体层包含一非晶硅层。

6.如权利要求1所述的方法，其中该间隙壁包含氮化硅。

7.如权利要求1所述的方法，其中该间隙壁包含氧化硅。

8.一种半导体元件，其特征在于，包含：

位线结构，设于一基底上，其中该位线结构包含设于该基底内的导电层、在该导电层上的金属层、以及在该金属层上的掩模层，其中该导电层下表面低于该基底上表面；

间隙壁，环绕该位线结构；

绝缘层，位于该基底上；

半导体层，位于该绝缘层上；以及

浅沟隔离，设于该基底内，

其中该间隙壁上表面低于该半导体层上表面，且该间隙壁上表面与该绝缘层的上表面切齐。

9.如权利要求8所述的半导体元件，其中该间隙壁被该浅沟隔离所环绕。

10.如权利要求8所述的半导体元件，其中该间隙壁设于该导电层以及该浅沟隔离之间。

11.如权利要求8所述的半导体元件，其中该间隙壁包含氮化硅。

12.如权利要求8所述的半导体元件，其中该间隙壁包含氧化硅。