[发明专利]半导体器件

说明书

一种具有FINFET的半导体器件，其提供了增强的可靠性。该半导体器件包括第一N沟道FET和第二N沟道FET，它们串联耦合在用于2输入NAND电路的输出的布线和用于第二电源电位的布线之间。在平面图中，局部布线设置在沿第二方向延伸的第一N沟道FET的第一N栅电极和第二N沟道FET的第二N栅电极之间，并且与沿第一方向延伸的半导体层交叉且沿第二方向延伸。局部布线耦合至用于热量消散的布线。

相关申请的交叉参考

于2017年3月27日提交的日本专利申请第2017-061804号、包括说明书、附图和摘要的公开结合于此作为参考。

技术领域

本发明涉及半导体器件，更具体地，涉及可用于具有FINFET的半导体器件的技术。

背景技术

近年来，在使用硅的LSI(大规模集成)领域中，发展趋势是朝向作为LSI组成元件的MISFET(金属绝缘体半导体场效应晶体管)的尺寸的减小，尤其在栅电极的栅极长度方面。根据比例定律来进行减小MISFET尺寸的努力。然而，随着器件生成的进步，发现了各种问题，并且难以抑制MISFET中的短沟道效应，同时实现高电流驱动功率。在这种背景下，强有力地推进替代现有平面MISFET的新结构器件的研究和开发。

FINFET是上述新结构器件的一种，并且是不同于平面MISFET的三维MISFET。在FINFET中，以从半导体衬底的主面突出的薄板的形状，FET形成在半导体层之上，所以存在在FET的操作期间生成的热量难以传送到半导体衬底的问题。

例如，日本未审查专利申请公开第2009-16418号公开了关于FINFET的热量消散的技术。

发明内容

本发明努力增强具有FINFET的半导体器件的可靠性。已知半导体层温度由于FINFET操作期间的热量生成而升高，并且例如发生引起FET可靠性下降的称为HCI(热载流子注入)的现象。此外，涉及这种热量对耦合至FET的布线的影响，例如EM(电迁移)。

简而言之，需要增强具有FINFET的半导体器件的可靠性。

本发明的上述和进一步的目的和新颖特征将从以下说明书和附图的详细描述中更完整地明白。

以下简要概述本文将公开的本发明的主要方面。

根据本发明的一个方面，提供了一种半导体器件，其包括第一N沟道FET和第二N沟道FET，它们串联耦合在用于2输入NAND电路的输出的布线与用于第二功率电位的布线之间。在平面图中，局部布线设置在沿第二方向延伸的、第一N沟道FET的第一N栅电极与第二N沟道FET的第二N栅电极G2之间，并且与沿第一方向延伸的半导体层交叉且沿第二方向延伸。局部布线耦合至用于热量消散的布线。

根据本发明，增强了半导体器件的可靠性。

附图说明

图1是示出根据本发明实施例的半导体器件的配置的等效电路图；

图2是示出根据本实施例的半导体器件的配置的平面图；

图3是示出根据本实施例的半导体器件的配置的平面图；

图4是示意性示出根据本实施例的半导体器件的配置的立体图；

图5是沿着图2的线A-A截取的截面图；

图6是沿着图2的线B-B截取的截面图；

图7是沿着图2的线C-C截取的截面图；

图8是沿着图2的线D-D截取的截面图；

图9是示出根据本实施例的半导体器件的不完整立体图；