[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括2输入NAND电路，所述2输入NAND电路包括：

第一P沟道FET和第二P沟道FET，并联耦合在第一电源电位布线和输出布线之间；

第一N沟道FET和第二N沟道FET，串联耦合在所述输出布线和第二电源电位布线之间；

第一输入布线，耦合至所述第一P沟道FET的第一P栅电极和所述第一N沟道FET的第一N栅电极；以及

第二输入布线，耦合至所述第二P沟道FET的第二P栅电极和所述第二N沟道FET的第二N栅电极，包括：

半导体衬底，具有主表面；

元件隔离膜，形成在所述半导体衬底的所述主表面上；

第一半导体层，穿过所述元件隔离膜，从所述半导体衬底的所述主表面突出，并且在平面图中沿第一方向延伸；

所述第一N栅电极和所述第二N栅电极，通过第一栅极绝缘膜设置在所述第一半导体层之上，并且沿垂直于所述第一方向的第二方向延伸；

第一局部布线，沿所述第一方向设置在所述第一N栅电极和所述第二N栅电极之间，并且沿所述第二方向延伸；

第一层间绝缘膜，形成在所述半导体衬底的所述主表面之上，覆盖所述第一N栅电极和所述第二N栅电极，露出所述第一局部布线的主表面并邻接在其侧壁上；

第二层间绝缘膜，设置在所述第一层间绝缘膜之上；以及

第一布线，耦合至所述第一局部布线并且设置在所述第二层间绝缘膜之上。

2.根据权利要求1所述的半导体器件，还包括：

第二局部布线，沿所述第一方向设置为相对于所述第二N栅电极与所述第一局部布线相对，与所述第一半导体层交叉，并且沿所述第二方向延伸；以及

第三局部布线，沿所述第一方向设置为相对于所述第一N栅电极与所述第一局部布线相对，与所述第一半导体层交叉，并且沿所述第二方向延伸，

其中所述第二局部布线耦合至所述第二电源电位布线，并且

其中所述第三局部布线耦合至所述输出布线。

3.根据权利要求2所述的半导体器件，还包括：

第一半导体区域，形成在所述第一半导体层中并耦合至所述第一局部布线；

第二半导体区域，形成在所述第一半导体层中并耦合至所述第二局部布线；以及

第三半导体区域，形成在所述第一半导体层中并耦合至所述第三局部布线。

4.根据权利要求2所述的半导体器件，还包括：

第二半导体层，穿过所述元件隔离膜，从所述半导体衬底的所述主表面突出，并且沿所述第一方向延伸且在平面图中沿所述第二方向与所述第一半导体层隔开，

其中所述第一P栅电极和所述第二P栅电极通过第二栅极绝缘膜设置在所述第二半导体层之上，并且沿所述第二方向延伸，

其中所述第一P栅电极和所述第一N栅电极设置在沿所述第二方向延伸的虚拟第一直线上，并且

其中所述第二P栅电极和所述第二N栅电极设置在沿所述第二方向延伸的虚拟第二直线上。

5.根据权利要求4所述的半导体器件，还包括：

第四局部布线，沿所述第一方向设置在所述第一P栅电极和所述第二P栅电极之间，并且沿所述第二方向延伸；

第五局部布线，沿所述第一方向设置为相对于所述第二P栅电极与所述第四局部布线相对，与所述第二半导体层交叉，并且沿所述第二方向延伸；以及

第六局部布线，沿所述第一方向形成为相对于所述第一P栅电极与所述第四局部布线相对，与所述第二半导体层交叉，并且沿所述第二方向延伸，

其中所述第四局部布线耦合至所述输出布线，并且

其中所述第五局部布线和所述第六局部布线耦合至所述第一电源电位布线。

6.根据权利要求5所述的半导体器件，

其中所述第一局部布线和所述第四局部布线设置在沿所述第二方向延伸的虚拟第三直线上，

其中所述第二局部布线和所述第五局部布线设置在沿所述第二方向延伸的虚拟第四直线上，并且

其中所述第三局部布线和所述第六局部布线设置在沿所述第二方向延伸的虚拟第五直线上。