[发明专利]实现数字视频单像素输入输出多像素处理的方法及装置

说明书

本发明实施例公开一种实现数字视频单像素输入输出多像素处理的方法及装置，能实现对FPGA输入、输出支持混合高低分辨率视频端口。方法包括：S1、将FPGA端口输入的单像素视频转换成像素时钟不变但包括数据有效位的多像素视频；S2、对所述多像素视频进行图像预处理；S3、将经图像预处理后的多像素视频转换为单像素视频，并将转换得到的单像素视频通过FPGA端口输出，其中，所述转换得到的单像素视频的像素时钟比经图像预处理后的多像素视频的像素时钟高。

技术领域

本发明实施例涉及视频领域，具体涉及一种实现数字视频单像素输入输出多像素处理的方法及装置。

背景技术

随着人们对视频清晰度的需求越来越高，视频端口的带宽也越来越高，相应的也出现了新的视频接口，从开始的VGA(视频图形阵列)、DVI到SDI(数字分量串行接口)、HDMI(高清晰度多媒体接口)、DisplayPort(显示接口)。在同一设备中有可能有1920*1080等低分辨率的VGA、DVI接口，也有更高分辨率3840*2160的DisplayPort接口，其中1920*1080等低分辨率的视频端口一般都是单像素，而高分辨率3840*2160的视频端口的像素个数为多像素。但是现有技术无法实现对FPGA(Field－Programmable Gate Array，现场可编程门阵列)输入、输出支持混合高低分辨率视频端口。

发明内容

针对现有技术存在的不足和缺陷，本发明实施例提供一种实现数字视频单像素输入输出多像素处理的方法及装置。

一方面，本发明实施例提出一种实现数字视频单像素输入输出多像素处理的方法，包括：

S1、将FPGA端口输入的单像素视频转换成像素时钟不变但包括数据有效位的多像素视频；

S2、对所述多像素视频进行图像预处理；

S3、将经图像预处理后的多像素视频转换为单像素视频，并将转换得到的单像素视频通过FPGA端口输出，其中，所述转换得到的单像素视频的像素时钟比经图像预处理后的多像素视频的像素时钟高。

另一方面，本发明实施例提出一种实现数字视频单像素输入输出多像素处理的装置，包括：

单像素转多像素模块，用于将FPGA端口输入的单像素视频转换成像素时钟不变但包括数据有效位的多像素视频；

多像素处理模块，用于对所述多像素视频进行图像预处理；

多像素转单像素模块，用于将经图像预处理后的多像素视频转换为单像素视频，并将转换得到的单像素视频通过FPGA端口输出，其中，所述转换得到的单像素视频的像素时钟比经图像预处理后的多像素视频的像素时钟高。

第三方面，本发明实施例提供一种电子设备，包括：处理器、存储器、总线及存储在存储器上并可在处理器上运行的计算机程序；

其中，所述处理器，存储器通过所述总线完成相互间的通信；

所述处理器执行所述计算机程序时实现上述方法。

第四方面，本发明实施例提供一种非暂态计算机可读存储介质，所述存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述方法。

本发明实施例提供的实现数字视频单像素输入输出多像素处理的方法及装置，在输入端把单像素格式的视频转为多像素格式，从而在FPGA内部以统一的视频格式处理，然后在输出端再把多像素视频格式转为单像素格式输出，通过本方案，可以在FPGA内部保持同样的视频像素时钟的情况下实现更高的处理视频的带宽，从而实现对FPGA输入、输出支持混合高低分辨率视频端口。

附图说明

图1为本发明实现数字视频单像素输入输出多像素处理的方法一实施例的流程示意图；