[发明专利]实现数字视频单像素输入输出多像素处理的方法及装置

权利要求书

1.一种实现数字视频单像素输入输出多像素处理的方法，其特征在于，包括：

S1、将FPGA端口输入的单像素视频转换成像素时钟不变但包括数据有效位的多像素视频；

S2、对所述多像素视频进行图像预处理；

S3、将经图像预处理后的多像素视频转换为单像素视频，并将转换得到的单像素视频通过FPGA端口输出，其中，所述转换得到的单像素视频的像素时钟比经图像预处理后的多像素视频的像素时钟高；

所述S1，包括：

将视频锁定信号lock，以及所述单像素视频包含的RGB数据、行同步信号hsync、场同步信号vsync和数据使能位de用寄存器打一拍；

将经前一步骤处理后的RGB数据、行同步信号hsync、场同步信号vsync和数据使能位de均用寄存器连续打四拍分别生成相应的dly0数据、dly1数据、dly2数据和dly3数据；

根据所述数据使能位de的dly2数据和dly3数据产生所述数据使能位de的上升沿脉冲de_pos信号，并利用所述上升沿脉冲de_pos信号给预设的第一周期计数器cnt_de1赋值1；

将所述第一周期计数器cnt_de1作为标识，把所述RGB数据的dly0数据、dly1数据、dly2数据和dly3数据合成为所述RGB数据的输出数据，把行同步信号hsync的dly3数据和数据使能位de的dly3数据合成行同步信号hsync的输出数据，把场同步信号vsync的dly3数据和数据使能位de的dly3数据合成场同步信号vsync的输出数据，把数据使能位de的dly3数据作为数据使能位de的输出数据；

根据所述第一周期cnt_de1和所述场同步信号vsync的dly3数据产生数据有效位datavalid；

将所述RGB数据、行同步信号hsync、场同步信号vsync和数据使能位de的输出数据，以及所述视频锁定信号lock的缓存值和所述数据有效位datavalid用寄存器统一打一拍，并利用所述视频锁定信号lock的缓存值对前一步骤得到的数据进行去噪，得到所述多像素视频。

2.根据权利要求1所述的方法，其特征在于，所述S2，包括：

对所述多像素视频依次进行转换、切换、缩放、缓冲和叠加处理。

3.根据权利要求2所述的方法，其特征在于，所述S3，包括：

将经图像预处理后的多像素视频包含的RGB数据、行同步信号hsync、场同步信号vsync和数据使能位de用寄存器打一拍；

将经前一步骤处理后的RGB数据、行同步信号hsync、场同步信号vsync和数据使能位de并行作为先进先出FIFO的数据输入，其中，所述先进先出FIFO的写使能置为常有效；

利用所述先进先出FIFO的读时钟产生第二周期计数器cnt_de2，利用所述先进先出FIFO读端口的数据个数最高位产生开始读FIFO的信号fifo_rd_begin；

在可以开始读FIFO后在所述第二周期cnt_de2的第一时钟周期发出一次读请求信号rdreq，根据所述读请求信号rdreq从所述先进先出FIFO中读取数据，并将所述第二周期cnt_de2作为标识在每个读时钟周期单像素顺序输出读出的多个像素，在第二时钟周期输出行同步信号hsync、场同步信号vsync和数据使能位de，其中，读FIFO时钟为所述先进先出FIFO的写FIFO时钟的N倍，N为多像素的个数，所述读FIFO时钟和写FIFO时钟由同一个时钟锁相环PLL产生。