[发明专利]嵌入式桥衬底连接器及其组装方法在审
申请号: | 201810153109.7 | 申请日: | 2018-02-13 |
公开(公告)号: | CN108630655A | 公开(公告)日: | 2018-10-09 |
发明(设计)人: | B·魏达斯;G·塞德曼;A·沃尔特;T·瓦格纳;S·施特克尔;L·米楼 | 申请(专利权)人: | 英特尔IP公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 林金朝;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 参考层 图案化 衬底连接器 嵌入式 配对 连接器 第一模块 硅桥 对准 组装 | ||
嵌入式桥衬底连接器装置包括图案化参考层,第一模块和随后的模块与图案化参考层对准,且这两个模块在图案化参考层处配对。至少一个模块包括通过图案化参考层桥接到两个设备、到配对的模块的硅桥连接器。
技术领域
本公开涉及用于制造系统级封装连接的嵌入式桥技术。
背景技术
封装小型化在实现较小的尺寸同时实现增加的连接需求之间产生紧张。
附图说明
所公开的实施例作为例子而不是作为限制在附图中示出,其中相似的附图标记可以指代相似的元件,其中:
图1A是根据实施例的在系统级封装装置中的嵌入式桥连接器的横截面立视图;
图1B是根据实施例的在进一步的处理之后的在图1A中示出的装置的横截面立视图;
图1C是根据实施例的在进一步的处理之后的在图1B中示出的装置的横截面立视图;
图1D是根据实施例的在进一步的处理之后的在图1C中示出的装置的横截面立视图;
图1E是根据实施例的在进一步的处理之后的在图1D中示出的装置的横截面立视图;
图1F是根据实施例的在进一步的处理之后的在图1E中示出的装置的横截面立视图;
图1G是根据实施例的在进一步的处理之后的在图1F中示出的装置的横截面立视图;
图1H是根据实施例的在进一步的处理之后的在图1G中示出的装置的横截面立视图;
图1I是根据实施例的在进一步的处理之后的在图1H中示出的装置的横截面立视图;
图1J是根据实施例的在进一步的处理之后的在图1I中示出的装置的横截面立视图;
图1K是根据实施例的从图1J截取的详细截面;
图2是根据实施例的嵌入式桥衬底装置的横截面立视图;
图3是示出根据实施例的嵌入式桥衬底连接器装置的组装的过程流程图;以及
图4被包括以示出所公开的实施例的较高级设备应用的例子。
具体实施方式
所公开的实施例包括在系统级封装装置的嵌入式桥连接器装置的组装期间的设备的自对准。实施例允许在封装管芯的桥接配置中的面对面管芯堆叠。在实施例中,第二层的每个管芯可以面对面地连接到在管芯封装的第一层中的至少一个管芯。层可被称为模块。由于封装组装过程实施例的自对准,面对面连接也在细间距应用中实现,封装组装过程实施例使用每个模块所配对的参考层。在组装期间提供参考层提高了X-Y容限。提供参考层还提高了Z容限,因为桥接配置与否则可能需要被多重地堆叠的结构交叠。
图1A是根据实施例的在系统级封装装置101中的嵌入式桥连接器的横截面立视图。导电箔110被组装到载体112,准备用于图案化参考层。在实施例中,载体112包括释放层114、厚铜载体箔116、预浸渍层118和例如用于印刷电路板组装的核心材料120。在实施例中,导电箔110是铜材料。
图1B是根据实施例的在进一步的处理之后的在图1A中示出的装置 110的横截面立视图102。例如用于镀覆光致抗蚀剂的图案化掩模122布置在载体112之上的导电箔110上。可例如通过在光致抗蚀剂上旋涂、平面化和图案化来处理图案化掩模122以打开到导电箔110的通道。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔IP公司,未经英特尔IP公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810153109.7/2.html,转载请声明来源钻瓜专利网。