[发明专利]一种具有三维沟道的复合栅IGBT芯片

说明书

本发明公开了一种具有三维沟道的复合栅IGBT芯片，包括有多个元胞，元胞包括：位于元胞的中间区域的沟槽多晶硅栅电极；包围沟槽多晶硅栅电极的第一氧化层；通过向元胞在沟槽的两侧区域注入P型杂质而形成的P阱区；通过向P阱区在沟槽的两侧区域分别注入杂质而形成的掺杂区域，其中所述掺杂区域的宽度小于P阱区的宽度，掺杂区域包括N++掺杂区和P++掺杂区；位于元胞在掺杂区域的两侧区域上的第二氧化层，第二氧化层用以覆盖两个P阱区的两侧区域的表面、P阱区未设置掺杂区域的表面和部分掺杂区域；在第二氧化层上形成的平面多晶硅栅电极；覆盖平面多晶硅栅电极的第三氧化层。本发明可提升IGBT芯片的电流密度，以降低其导通压降。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种具有三维沟道的复合栅IGBT芯片。

背景技术

自1980年前后IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件问世以来，由于其既具有双极晶体管通态压降低、电流密度大的特点，又具有MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)管输入阻抗高、响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频及新能源开发等领域。

图1为现有技术中的具有平面栅结构的IGBT芯片的半元胞的剖面示意图。如图1所示，主要包括：衬底101、N阱区102、P阱区103、N+掺杂区104、P+掺杂区105、平面栅极106、栅氧化层107、钝化层108以及金属层109。图1所示的具有平面栅结构的IGBT芯片的主要优点是工艺制作简单，对设备要求低，而且平面栅耐压性能好，皮实度高，因而能用于工作环境比较恶劣的场所。但是，由于其沟道区在表面，沟道密度受到芯片表面积大小限制，导致IGBT芯片体内的电导调制效应较弱，导通压降较高。

图2为现有技术中的具有沟槽栅结构的IGBT芯片的半元胞的剖面示意图。如图2所示，主要包括：衬底201、N阱区202、P阱区203、N+掺杂区204、P+掺杂区205、沟槽栅极206、栅氧化层207、钝化层208以及金属层209。为了降低IGBT芯片的导通压降，采用如图2所示的沟槽栅结构取代平面栅结构。如图2所示，通过刻蚀工艺形成沟槽栅极，使得沟道进入衬底体内，实现将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时缩小了元胞尺寸，使沟道密度不再受芯片表面积限制，大大提高元胞密度从而大幅度提升芯片电流密度。但是，随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区。

图3为现有技术中的具有陪栅和沟槽栅结构的IGBT芯片的半元胞的剖面示意图。如图3所示，主要包括：衬底301、N阱区302、P阱区303、N+掺杂区304、P+掺杂区305、沟槽栅极306、陪栅307、栅氧化层308、钝化层309以及金属层310。为了平衡短路性能和电流密度之间的折中关系，采用如图3所示的陪栅和沟槽栅极共存的结构取代如图2所示的沟槽栅结构。

图2和图3中的沟槽栅极的底部对IGBT芯片的阻压能力有一定的限制。其与图1所示的具有平面栅结构的IGBT芯片相比，在提升IGBT芯片性能的同时也牺牲了平面栅部分耐压和皮实的性能。

发明内容

针对上述技术问题，本发明提供了一种具有三维沟道的复合栅IGBT芯片，包括多个元胞，所述元胞包括：

在所述元胞的中间区域向下刻蚀而成的沟槽，所述沟槽内设置多晶硅形成沟槽多晶硅栅电极；

包围所述沟槽多晶硅栅电极的第一氧化层；

通过向所述元胞在所述沟槽的两侧区域注入P型杂质而形成的两个P阱区，其中所述P阱区的结深小于所述沟槽的深度；