[发明专利]一种具有三维沟道的复合栅IGBT芯片

权利要求书

1.一种具有三维沟道的复合栅IGBT芯片，其特征在于，包括多个元胞，所述元胞包括：

在所述元胞的中间区域向下刻蚀而成的沟槽，所述沟槽内设置多晶硅形成沟槽多晶硅栅电极；

包围所述沟槽多晶硅栅电极的第一氧化层；

通过向所述元胞在所述沟槽的两侧区域注入P型杂质而形成的两个与所述沟槽接触的P阱区，其中所述P阱区的结深小于所述沟槽的深度；

通过向所述两个P阱区在所述沟槽的两侧区域分别注入杂质而形成的两个与所述沟槽接触的掺杂区域，其中所述掺杂区域的宽度小于所述P阱区的宽度，所述掺杂区域包括邻接的掺杂N型杂质的N++掺杂区和掺杂P型杂质的P++掺杂区；

覆盖所述两个P阱区的两侧区域的表面、所述P阱区未设置所述掺杂区域的表面和部分所述掺杂区域的两个第二氧化层；

在所述两个第二氧化层上分别设置多晶硅形成的两个平面多晶硅栅电极；

分别覆盖两个所述平面多晶硅栅电极的两个第三氧化层。

2.根据权利要求1所述的复合栅IGBT芯片，其特征在于，所述元胞还包括位于所述P阱区下方且与所述P阱区的下表面和侧部接触的N阱区，所述N阱区的宽度大于所述P阱区的宽度。

3.根据权利要求1或2所述的复合栅IGBT芯片，其特征在于：

所述第二氧化层包括靠近所述掺杂区域的第一氧化区、背离所述掺杂区域的第二氧化区以及平滑连接所述第一氧化区和第二氧化区的第三氧化区，所述第一氧化区至少覆盖所述P阱区未设置所述掺杂区域的表面和部分所述掺杂区域，所述第二氧化区的厚度大于所述第一氧化区的厚度；

所述平面多晶硅栅电极厚度均匀设置。

4.根据权利要求1或2所述的复合栅IGBT芯片，其特征在于，多个所述N++掺杂区和P++掺杂区在所述沟槽沿所述元胞表面延伸的方向上间隔排布。

5.根据权利要求1或2所述的复合栅IGBT芯片，其特征在于，所述平面多晶硅栅电极不与所述沟槽多晶硅栅电极电性连接。

6.根据权利要求1或2所述的复合栅IGBT芯片，其特征在于，所述平面多晶硅栅电极与所述沟槽多晶硅栅电极通过外部栅极走线电性连接。

7.根据权利要求3所述的复合栅IGBT芯片，其特征在于，所述元胞还包括：

分别覆盖两个所述第三氧化层的两个钝化层；

在所述两个钝化层和所述掺杂区域中未覆盖所述第三氧化层和钝化层的区域上形成的金属层。

8.根据权利要求7所述的复合栅IGBT芯片，其特征在于，所述第三氧化层厚度均匀设置，所述钝化层厚度均匀设置。

9.根据权利要求1或2所述的复合栅IGBT芯片，其特征在于，所述掺杂区域的结深小于所述P阱区的结深。

10.根据权利要求1或2所述的复合栅IGBT芯片，其特征在于，所述元胞为条形元胞结构、方形元胞结构或者六角形元胞结构。