[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，方法包括：提供基底，所述基底表面具有栅极结构；在所述栅极结构两侧的基底内分别形成开口；在所述开口内进行表面处理，在至少部分所述开口的内壁表面形成扩散区，所述扩散区内有空隙；在所述扩散区上形成填充所述开口的外延层，所述外延层内具有源漏离子。所述方法形成的半导体器件的性能较好。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展，因此，晶体管的栅极变得越来越细越长且长度变得比以往更短，使得短沟道效应也更易发生。

所述短沟道效应会引起晶体管的阈值电压漂移、截止电流增强甚至击穿。这些问题严重影响集成电路的电学性能，甚至导致整个电路失效。因此，迫切寻求一种抑制短沟道效应的方法，来提高半导体器件的性能。

发明内容

本发明解决的技术问题是一种半导体结构以及形成方法，以改善半导体器件的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有栅极结构；在所述栅极结构两侧的基底内分别形成开口；在所述开口内进行表面处理，在至少部分所述开口的内壁表面形成扩散区，所述扩散区内有空隙；在所述扩散区上形成填充所述开口的外延层，所述外延层内具有源漏离子。

可选的，所述扩散区的厚度为：5纳米～15纳米。

可选的，所述形成方法还包括：形成种子层，所述种子层内掺杂有所述源漏离子。

可选的，所述种子层在形成扩散区之前形成。

可选的，所述开口和种子层的形成方法包括：在所述栅极结构两侧的基底内分别形成初始开口；在所述初始开口的侧壁和底部表面形成种子层，使所述初始开口形成开口。

可选的，形成扩散区之后，形成外延层之前，在所述开口的侧壁和底部表面形成所述种子层。

可选的，所述扩散区位于所述开口的底部。

可选的，所述扩散区位于所述开口的侧壁和底部。

可选的，当晶体管为PMOS晶体管时，所述外延层的材料包括硅锗，所述源漏离子为P型离子。

可选的，所述扩散区的形成工艺包括：第一离子注入工艺。

可选的，所述第一离子注入工艺的参数包括：注入离子包括硅，注入能量为3千电子伏～15千电子伏，注入剂量为1e13原子数/平方厘米～1e15原子数/平方厘米，注入角度为0度～15度。

可选的，晶体管为NMOS晶体管时，所述外延层的材料包括碳化硅，所述源漏离子为N型离子。

本发明还提供一种半导体结构，包括：基底，所述基底表面具有栅极结构；分别位于所述栅极结构两侧基底内的开口；位于所述开口内壁的扩散区，所述扩散区内有空隙；位于所述扩散区上上填充所述开口的外延层，所述外延层内具有源漏离子。

可选的，所述扩散区的厚度为：5纳米～15纳米。

可选的，所述半导体结构还包括种子层，所述种子层内具有所述源漏离子。

可选的，所述扩散区位于种子层和外延层之间。

可选的，所述扩散区位于种子区底部的基底内。

可选的，当晶体管为PMOS晶体管时，外延层的材料包括硅锗，源漏离子为P型离子。

可选的，当晶体管为NMOS晶体管，外延层的材料包括碳化硅，源漏离子为N型离子。