[发明专利]包括测试电路的半导体装置

说明书

本发明公开一种包括测试电路的半导体装置。该半导体装置包括：测试焊盘，在晶圆测试期间联接至测试装置的探针；正常焊盘，被配置成在正常模式期间接收电力或信号；以及测试电路，被配置成基于通过测试焊盘接收的测试信号执行预定的测试操作。测试电路设置在正常焊盘下方。

相关申请的交叉引用

本申请要求于2017年6月21日提交的申请号为10-2017-0078731的韩国专利申请的优先权，其公开内容通过引用整体并入本文。

技术领域

本公开的实施例涉及一种半导体装置，并且更特别地涉及一种用于改善在晶圆测试中使用的测试电路的布局结构的半导体装置。

背景技术

通常，半导体装置的集成电路(IC)被制造为晶圆上的管芯，并且彼此隔离，然后被封装。

为了防止与封装所有集成电路(IC)中的缺陷集成电路(IC)相关联的不必要的成本，优选的是使所有集成电路(IC)都在晶圆状态下经历测试。

这种晶圆测试可以包括一系列步骤。更详细地，当响应于高电平的测试模式信号进入测试模式时，晶圆测试可以包括通过使探针接触与正常焊盘隔离的测试焊盘，来通过测试焊盘将测试信号传输至测试电路，并监测测试电路基于测试信号生成的信号。

根据相关技术，在半导体装置的主电路区域中已经形成在晶圆测试中使用的测试电路之后，在半导体装置的测试模式期间，通过使用焊盘或输入/输出(I/O)引脚来执行测试电路的电参数监控(EPM)测量。

然而，保证半导体装置的网状管芯(net die)以及保证配电网络(PDN)特性变得越来越重要。另外，在每个半导体装置中形成的测试电路占据的区域的尺寸正在逐渐增大。

在使用被配置成将每个半导体装置的内部和外部互连的焊盘的情况下，与半导体装置的整个区域相比，由焊盘占据的区域的尺寸较大。但是，由于由探针的物理接触引起的冲击发生在晶圆测试中，所以没有电路形成在焊盘下方。

发明内容

本公开的各种实施例旨在提供一种包括测试电路的半导体装置，其基本上消除由于相关技术的限制和缺点而导致的一个或多个问题。

本公开的实施例涉及一种半导体装置，其通过改善在晶圆测试中使用的测试电路的布局结构来保证最大数量的网状管芯和配电网络(PDN)特性。

根据本公开的一方面，一种半导体装置包括：测试焊盘，被配置成在晶圆测试期间联接至测试装置的探针；正常焊盘，被配置成在正常模式期间接收电力或信号；以及测试电路，被配置成基于通过测试焊盘接收的测试信号执行预定的测试操作，其中测试电路设置在正常焊盘下方。

根据本公开的另一方面，一种半导体装置包括：第一焊盘；第二焊盘；以及开关元件，电联接至第一焊盘并设置在第二焊盘下方。

将理解的是，前面的一般描述和下面的实施例的具体实施方式是示例性的和解释性的。

附图说明

通过参照结合附图考虑时的下面具体实施方式，本公开的以上和其它特征和优点将变得显而易见，其中：

图1是说明根据本公开的实施例的半导体装置的结构图；

图2是说明图1所示的开关电路和开关控制器的结构图；以及

图3是说明根据本公开的另一实施例的开关电路的结构图。

附图标记

12：测试焊盘

14：正常焊盘

20：测试电路

30：电源电路

40，60：开关电路