[发明专利]半导体器件与其制作方法在审
| 申请号： | 201810134787.9 | 申请日： | 2018-02-09 |
| 公开（公告）号： | CN108493246A | 公开（公告）日： | 2018-09-04 |
| 发明（设计）人： | 殷华湘;潘宇;张兆浩;许高博 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/423;H01L29/16;H01L29/24;H01L21/336;H01L21/34 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 韩建伟;谢湘宁 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 背栅 鳍片 半导体器件 衬底 隔离介质层 二维材料 栅介质层 导电沟道 电极 光刻技术 光刻图形 寄生电容 寄生电阻 侧墙 源漏 制作 响应 申请 保证 | ||
1.一种半导体器件，其特征在于，所述半导体器件包括：
衬底(10)；
鳍片背栅(20)，位于所述衬底(10)的部分表面上；
隔离介质层(30)，设置在所述衬底(10)以及所述鳍片背栅(20)的表面上；
栅介质层(40)，设置在所述隔离介质层(30)的远离所述衬底(10)的表面上；
二维材料层(50)，设置在所述栅介质层(40)的远离所述隔离介质层(30)的表面上；以及
两个电极(60)，设置在所述二维材料层(50)的远离所述栅介质层(40)表面上，且所述鳍片背栅(20)的两侧分别设置有一个所述电极(60)。
2.根据权利要求1所述的半导体器件，其特征在于，所述隔离介质层(30)的远离所述衬底(10)的表面与所述鳍片背栅(20)的远离所述衬底(10)的表面平齐。
3.根据权利要求1所述的半导体器件，其特征在于，所述二维材料层(50)的材料选自石墨烯、硅烯、锗烯、石墨炔、黑磷、MoS2、WS2、ZrS2、SnS2、PtSe2、InSe、h-BN、GaSe与WSe2中的一种或多种。
4.根据权利要求1所述的半导体器件，其特征在于，所述鳍片背栅(20)为纳米级的鳍片背栅。
5.根据权利要求1所述的半导体器件，其特征在于，所述衬底(10)与所述鳍片背栅(20)为一体结构，优选所述一体结构的材料为硅。
6.一种半导体器件的制作方法，其特征在于，所述制作方法包括：
步骤S1，提供基底；
步骤S2，刻蚀去除部分所述基底，形成衬底(10)以及位于所述衬底(10)表面上的鳍片背栅(20)；
步骤S3，在所述衬底(10)以及所述鳍片背栅(20)的裸露表面上依次叠置设置隔离介质层(30)、栅介质层(40)以及二维材料层(50)；以及
步骤S4，在所述二维材料层(50)的远离所述栅介质层(40)表面上且对应所述鳍片背栅(20)的两侧分别设置一个电极(60)。
7.根据权利要求6所述的制作方法，其特征在于，在所述衬底(10)以及所述鳍片背栅(20)的裸露表面上设置所述隔离介质层(30)的步骤包括：
在所述衬底(10)以及所述鳍片背栅(20)的裸露表面上依次叠置设置隔离介质材料；以及
对所述隔离介质材料进行平坦化，形成所述隔离介质层(30)，所述隔离介质层(30)的远离所述衬底(10)的表面与所述鳍片背栅(20)的远离所述衬底(10)的表面平齐。
8.根据权利要求6所述的制作方法，其特征在于，所述二维材料层(50)的材料选自石墨烯、硅烯、锗烯、石墨炔、黑磷、MoS2、WS2、ZrS2、SnS2、PtSe2、InSe、h-BN、GaSe与WSe2中的一种或多种。
9.根据权利要求6所述的制作方法，其特征在于，所述鳍片背栅(20)为纳米级的鳍片背栅。
10.根据权利要求6所述的制作方法，其特征在于，所述步骤S4包括：
在所述二维材料层(50)的远离所述栅介质层(40)表面上设置金属层；以及
刻蚀去除部分所述金属层，形成两个间隔的所述电极(60)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810134787.9/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
