[发明专利]一种功率半导体模块驱动信号死区监测方法

权利要求书

1.一种功率半导体模块驱动信号死区监测方法，其特征在于：其在主控制芯片驱动信号与IGBT驱动电路之间，串入一片CPLD，CPLD内的程序监控主控制芯片驱动信号，监测到同一半桥IGBT上下桥臂驱动信号未设置死区或死区时间不足，CPLD将死区时间延长至预置的安全阈值后，再输出至IGBT驱动电路；

其具体监控方法如下，驱动信号为高则该桥臂导通，驱动信号为低则该桥臂截止，定义上下桥臂都截止为状态1，上桥臂导通而下桥臂截止为状态2，上桥臂截止而下桥臂导通为状态3；

硬件上电后，CPLD始终监测主控制芯片输出的上下桥臂驱动信号的上升/下降沿；若任一驱动信号出现沿跳变，则将该驱动信号对应的标志位置1；

由其他状态跳入状态1后，累加器开始累加，若累加器未达到预置门限，则不响应主控制芯片驱动信号的上升/下降沿跳变；累加器达到预置门限后，死区计数完成，即已经实现了安全的死区时长，此时，若上桥臂的上升沿标志为1，则将该标志位清零，进入状态2；若下桥臂的上升沿标志为1，则将该标志位清零，进入状态3；

在状态2中，循环监测上桥臂的下降沿标志信号，若该标志置1，则将该标志位清零，进入状态1；

在状态3中，循环监测下桥臂的下降沿标志信号，若该标志置1，则将该标志位清零，进入状态1；

所述CPLD内设置有累加器，所述CPLD的程序内预设有和累加器比较的门限这个参数，所述累加器比较的门限进行修改，修改累加器比较的门限即修改死区的安全阈值。