[发明专利]浅沟槽隔离结构的制备方法

说明书

本发明涉及一种浅沟槽隔离结构的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成第二介质层；刻蚀所述第二介质层和所述半导体衬底，以形成隔离槽；在所述隔离槽底部和侧壁形成第三介质层；在所述第二介质层表面和所述第三介质层表面形成第四介质层；在所述隔离槽中沉积绝缘介质，以形成浅沟槽隔离结构。上述浅沟槽隔离结构的制备工艺中，在隔离槽底部和侧壁生长第三介质层后，又在第三介质层和第二介质层的表面生长了相对致密的第四介质层。该第四介质层可有效阻挡在隔离槽中沉积绝缘介质时产生的等离子体对第三介质层表面的损坏，起到阻隔作用，进而防止引发漏电。

技术领域

本发明涉及半导体领域，特别是涉及浅沟槽隔离结构的制备方法。

背景技术

随着集成电路的发展，集成电路的制造已经进入深亚微米时代，传统的本征氧化隔离技术已被浅沟槽隔离技术所取代。

浅沟槽隔离(Shallow Trench Isolation，STI)技术是在衬底上制作晶体管有源区之间的隔离区的一种工艺，能有效保证N型和P型掺杂区域彻底隔断。通常，先对硅片进行热氧化形成缓冲层，再沉积氮化硅层，用光刻和刻蚀挖出隔离槽，并对隔离槽表面氧化。再用化学气相淀积的方法沉积氧化物，并进行平坦化处理。然后去掉缓冲层和氮化硅层，形成浅沟槽隔离结构。

在实现传统技术的过程中，发明人发现：

在利用高密度等离子体化学气相淀积(HDP CVD)的方法沉积氧化物时，沉积过程中产生的等离子体会损坏隔离槽的表面氧化层或硅衬底，进而引发漏电。

发明内容

基于此，有必要针对沉积过程中产生的等离子体损坏隔离槽的表面氧化层，进而引发漏电的问题，提供一种浅沟槽隔离结构的制备方法。

一种浅沟槽隔离结构的制备方法，包括：

提供半导体衬底；

在所述半导体衬底上形成第二介质层；

刻蚀所述第二介质层和所述半导体衬底，以形成隔离槽；

在所述隔离槽底部和侧壁形成第三介质层；

在所述第二介质层表面和所述第三介质层表面形成第四介质层；

在所述隔离槽中沉积绝缘介质，以形成浅沟槽隔离结构。

上述浅沟槽隔离结构的制备工艺中，在隔离槽底部和侧壁生长第三介质层后，又在第三介质层和第二介质层的表面生长了相对致密的第四介质层。该第四介质层可有效阻挡在隔离槽中沉积绝缘介质时产生的等离子体对第三介质层表面的损坏，起到阻隔作用，进而防止引发漏电。

在其中一个实施例中，在所述第二介质层表面和所述第三介质层表面形成第四介质层具体包括：

利用炉管淀积或化学气相淀积的方法在所述第二介质层表面和所述第三介质层表面生成第四介质层。

在其中一个实施例中，在所述隔离槽底部和侧壁生成第三介质层之前，还包括步骤：

对所述第二介质层进行刻蚀，以露出所述半导体衬底的有源区拐角。

在其中一个实施例中，在所述半导体衬底上形成第二介质层的步骤包括：

在所述半导体衬底上形成第一介质层；

在所述第一介质层上形成所述第二介质层。

在其中一个实施例中，所述形成浅沟槽隔离结构的步骤之后，还包括去除所述第一介质层和所述第二介质层，然后在所述半导体衬底上形成氧化硅牺牲层的步骤，所述氧化硅牺牲层作为阱区注入的保护层。

在其中一个实施例中，所述第四介质层包括氮化硅膜或氮氧化硅膜。