[发明专利]半导体封装装置及其制造方法

说明书

一种半导体装置封装包含：电子组件；第一组导电线，其电连接到所述电子组件；及绝缘层，其环绕所述第一组导电线。所述绝缘层暴露所述第一组所述导电线的部分。所述绝缘层缺少填料。

技术领域

本公开大体上涉及一种半导体封装装置及其制造方法。本公开涉及一种包含扇出结构的半导体封装装置及其制造方法。

背景技术

在半导体封装装置中，可通过倒装芯片技术或导线结合技术将一或多个半导体装置附接或安装到衬底。倒装芯片技术(例如其可实施导电柱或插入件以提供半导体装置与衬底之间的电连接)可用于细距半导体装置封装(例如三维产品，例如三维集成电路)中。然而，使用倒装芯片技术的制造工艺可复杂且昂贵。

发明内容

在一个方面中，根据一些实施例，一种半导体装置封装包含：电子组件；第一组导电线，其电连接到所述电子组件；及绝缘层，其环绕所述第一组导电线。所述绝缘层暴露所述第一组所述导电线的部分。所述绝缘层并不包含填料。

在另一方面中，根据一些实施例，一种半导体装置封装包含：电子组件；第一组导电线，其电连接到所述电子组件；绝缘层，其环绕所述第一组导电线；及封装体，其囊封所述绝缘层。所述绝缘层暴露所述第一组所述导电线的部分。所述第一组导电线通过所述绝缘层而与所述封装体分离。

在又一方面中，根据一些实施例，一种制造半导体装置封装的方法包含提供包含多个导电触点的电子组件。所述方法进一步包含由第一导电线连接所述导电触点中的两者。所述方法又进一步包含形成缺少填料的绝缘层以覆盖所述第一导电线。

附图说明

在与附图一起阅读时从以下详细描述最佳地理解本公开的方面。应注意，各种特征可能未按比例绘制，且在图式中，所描绘特征的尺寸可出于论述清楚起见而任意地增大或减小。

图1A说明根据本公开的第一方面的半导体封装装置的一些实施例的横截面图。

图1B说明根据本公开的第一方面的半导体封装装置的一些实施例的横截面图。

图2A说明根据本公开的第二方面的半导体封装装置的一些实施例的横截面图。

图2B说明根据本公开的第二方面的半导体封装装置的一些实施例的横截面图。

图2C说明根据本公开的第二方面的半导体封装装置的一些实施例的横截面图。

图2D说明根据本公开的第二方面的半导体封装装置的一些实施例的横截面图。

图3A、图3B、图3C、图3D、图3E、图3F、图3G及图3H说明根据本公开的一些实施例的制造半导体封装装置的方法。

图4A、图4B及图4C说明根据本公开的一些实施例的制造半导体封装装置的方法。

图5A及图5B说明根据本公开的一些实施例的不同类型的半导体封装装置。

图6说明根据本公开的一些实施例的半导体封装装置的一些实施例的横截面图。

贯穿图式及详细描述使用共同参考数字来指示相同或相似元件。根据结合附图作出的以下详细描述将容易理解本公开。

具体实施方式

图1A说明根据本公开的第一方面的半导体封装装置1A的一些实施例的横截面图。半导体封装装置1A包含电子组件10、绝缘层11、封装体12、互连层13、保护层14及电触点15。

电子组件10具有有源表面101、与有源表面101相对的背表面102(也被称作背侧)，及在有源表面101与背表面102之间延伸的侧表面103。电子组件10可包含芯片或裸片，且可包含半导体衬底、一或多个集成电路装置，及/或其中的一或多个上覆互连结构。集成电路装置可包含例如晶体管的有源装置，及/或例如电阻器、电容器、电感器或其组合的无源装置。