[发明专利]超级结器件工艺方法在审
申请号: | 201810112564.2 | 申请日: | 2018-02-05 |
公开(公告)号: | CN108400093A | 公开(公告)日: | 2018-08-14 |
发明(设计)人: | 赵龙杰 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/306 | 分类号: | H01L21/306;H01L21/762;H01L29/06 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 刻蚀 超级结器件 两次刻蚀 湿法刻蚀 线性电流 栅极沟槽 可接受 衬底 位错 | ||
本发明公开了一种超级结器件的工艺方法,首先,在衬底上刻蚀出多个栅极沟槽及多个第一P柱沟槽,然后在第一P柱沟槽之间进行第二次刻蚀,形成第二P柱沟槽。本发明所述的超级结器件工艺方法,通过两次刻蚀,第一次形成间距比较大的第一P柱沟槽,然后在第一P柱沟槽之间再刻蚀形成第二P柱沟槽,分两步进行,改善沟槽湿法刻蚀形成欠刻蚀引起的位错等缺陷,对线性电流的影响也在可接受范围内。
技术领域
本发明涉及半导体器件制造领域,特别是指一种超级结器件的工艺方法。
背景技术
超级结产品是一种利用PN电荷平衡的体内Resurf技术来提升器件反向击穿BV的同时又保持较小的导通电阻的MOSFET结构。
超级结器件通过利用N/P交替配列的结构来代替传统VDMOS中的N漂移区,它结合业内熟知的VDMOS工艺,就可以制作得到超级结结构的MOSFET,它能在反向击穿电压与传统的VDMOS—致的情况下,通过使用低电阻率的外延层,使器件的导通电阻大幅降低。该薄层中P型杂质的载流子分布和N 型杂质的载流子分布以及它们的匹配会影响器件的特性包括其反向击穿电压和电流处理能力。一般器件设计中都采用使交替的P/N薄层即P型薄层和N型薄层中达到最佳的电荷平衡以得到器件的最大的反向击穿电压,传统的超级结器件的工艺都采用外延工艺,一次性填充完成N/P之间的电荷平衡。如图1所示,图中1是栅极,2和3都是P柱。每相邻的两栅极1中心线之间的结构为一个原胞。图中空白部分为衬底。传统的超级结工艺都是P柱沟槽刻蚀完成之后一次外延填充完成。随着超级结尺寸不断地缩小,传统的EPI工艺填充的挑战越来越大,控制缺陷的工艺窗口越来越窄。图中每根P型沟槽的横向宽度,以及他们之间的间距,即相当于N柱的衬底的宽度,传统以距离2:2的N/P比例,如若采用传统方式填充,由于N的区域很小,在沟槽工艺中的湿法刻蚀会导致欠刻蚀的比例很大,在外延填充时候会产生缺陷。
发明内容
本发明所要解决的技术问题在于提供一种超级结器件工艺方法,改善P 柱沟槽刻蚀及外延填充效果。
为解决上述问题,本发明所述的一种超级结器件工艺方法,首先,在衬底上刻蚀出多个栅极沟槽及多个第一P柱沟槽,然后在第一P柱沟槽之间进行第二次刻蚀,形成第二P柱沟槽。
进一步地,所述第一P柱沟槽之间的间距为第一P柱沟槽宽度的至少3 倍。
进一步地,在进行第二次刻蚀形成第二P柱沟槽时,硬掩膜氧化层的成膜温度不大于980摄氏度,牺牲氧化层的成膜温度也不大于980摄氏度。
进一步地,所述硬掩膜氧化层以及牺牲氧化层应选择合适的成膜温度以避免P柱中硼的扩散。
进一步地,通过两次分步刻蚀形成沟槽,改善外延填充效果,消除位错。
本发明所述的超级结器件工艺方法,通过两次刻蚀,第一次形成间距比较大的第一P柱沟槽,然后在第一P柱沟槽之间再刻蚀形成第二P柱沟槽,分两步进行,改善沟槽湿法刻蚀形成欠刻蚀引起的位错等缺陷,对Idlin (线性电流)的影响也在可接受范围内。
附图说明
图1是超级结器件P柱沟槽的平面示意图。
图2是本发明工艺流程示意图。
附图标记说明
1是栅极沟槽,2,3是P柱沟槽(对应本发明,2是第一次形成的P柱沟槽,3是第二次形成的P柱沟槽)。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810112564.2/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造