[发明专利]用于抑制第一读取问题的字线的顺序取消选择

说明书

描述了一种用于减少NAND串内的捕获的电子的系统和方法。在感测操作期间，一个或多个控制电路可以以从最接近于NAND串的第一端的连续的存储器单元晶体管的第一集开始，并且以最接近于NAND串的第二端的连续的存储器单元晶体管的第二集结束的顺序，使与NAND串的连续的存储器单元晶体管对应的控制栅极从读取通过电压(例如，10V)到小于通过电压(例如，2V)的第二电压放电或发起其放电。后续地，一个或多个控制电路可以或者并发地或同时地使与连续的存储器单元晶体管对应的控制栅极从第二电压放电到小于中间电压的第三电压(例如，从2V到0V)。

技术领域

本申请涉及半导体领域，具体而言，涉及半导体存储器领域。

背景技术

半导体存储器广泛应用于各种电子装置中，诸如蜂窝电话、数码相机、个人数字助理、医疗电子器件、移动计算装置、以及非移动计算装置。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接到电源(例如，电池)时，非易失性存储器允许信息的储存和保留。非易失性存储器的示例包含闪存存储器(例如，NAND型和NOR型闪存存储器)、电可擦除可编程只读存储器(EEPROM)、铁电式存储器(例如，FeRAM)、磁阻式存储器(例如，MRAM)、以及相变存储器(例如，PRAM或PCM)。非易失性存储器可以采用浮置栅极晶体管或电荷捕获晶体管。调整浮置栅极晶体管或电荷捕获晶体管的阈值电压的能力允许晶体管充当非易失性储存元件或存储器单元。在一些情况下，通过编程和读取多个阈值电压或阈值电压范围，可以提供每存储器单元多于一个数据位(即，多级或多状态存储器单元)。

NAND闪存存储器结构典型地将多个浮置栅极晶体管或多个电荷捕获晶体管布置为与两个选择栅极串联且在两个选择栅极之间。串联的存储器单元晶体管以及选择栅极可以称为NAND串。近年来，已经将NAND闪存存储器规模化，以降低每个位(bit)的成本。然而，随着工艺几何尺寸减小，存在许多设计和工艺挑战。这些挑战包含随着工艺、电压、以及温度变化的晶体管特性上的提高的变化性。

发明内容

所公开的技术的一个实施例包含NAND串和控制电路。NAND串包含布置在NAND串的第一端与NAND串的第二端之间的选择的存储器单元晶体管和连续的存储器单元晶体管的集。选择的存储器单元晶体管和连续的存储器单元晶体管的集包括NAND串内的全部用户可存取存储器单元晶体管。例如，虚设晶体管可以存在于连续的存储器单元晶体管与漏极侧选择栅极之间。控制电路配置为以从最接近于NAND串的第一端的连续的存储器单元晶体管的集中的第一集，并且以最接近于NAND串的第二端的连续的存储器单元晶体管的集中的第二集结束的顺序，发起从通过电压到小于通过电压的第二电压的的与连续的存储器单元晶体管的集中的每个集对应的控制栅极的放电。

所公开的技术的一个实施例包含NAND串和控制电路。NAND串包含布置在NAND串的第一端与NAND串的第二端之间的选择的存储器单元晶体管和未选择的存储器单元晶体管的第一集。控制电路配置为，在与未选择的存储器单元晶体管的第一集对应的控制栅极设定为大于感测电压的通过电压时，将选择的存储器单元晶体管的控制栅极设定为感测电压。控制电路配置为将与未选择的存储器单元晶体管的第一集对应的控制栅极从通过电压放电到小于通过电压的中间电压。控制电路配置为以从最接近于NAND串的第一端的未选择的存储器单元晶体管的第一集的第一存储器单元晶体管开始，并且以最接近于NAND串的第二端的未选择的存储器单元晶体管的第一集的第二存储器单元晶体管结束的顺序，发起从中间电压到小于中间电压的第二电压的与未选择的存储器单元晶体管的第一集对应的控制栅极的放电。

所公开的技术的一个实施例包含NAND串和控制电路。NAND串包含布置在NAND串的第一端与NAND串的第二端之间的存储器单元晶体管的集。控制电路配置为以从最接近于NAND串的第一端的存储器单元晶体管的集中的第一集开始，并且以最接近于NAND串的第二端的存储器单元晶体管的集中的第二集结束的顺序，将与存储器单元晶体管的集中的每个集对应的控制栅极从通过电压放电到小于通过电压的中间电压。控制电路配置为将与存储器单元晶体管的集对应的控制栅极从中间电压并发地放电到小于中间电压的第二电压。