[发明专利]半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，所述制造方法中，在形成第一导电结构之后，先利用层间介质层形成介质沟槽，在介质沟槽的侧壁上依次形成牺牲侧墙和隔离侧墙并在介质沟槽的剩余空间中形成第二导电结构，在移除所述牺牲侧墙后的位置形成气隙，并使用覆盖层密封所述气隙的顶部，利用这种气隙的介电常数低的优点，减小第一导电结构和第二导电结构之间的寄生电容，进而有效地改善器件性能，适用于7nm及以下技术节点的FINFET器件等半导体器件的制造。本发明的半导体器件，利用第二导电结构和第一导电结构之间存在的气隙，减小第一导电结构和第二导电结构之间的寄生电容，进而提高器件性能。

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

通常，半导体器件包括第一导电结构和第二导电结构，其中每个第二导电结构通常形成在两个第一导电结构之间，并且在第一导电结构和第二导电结构之间插入有电介质层，第一导电结构可以包括栅、位线、金属线等，第二导电结构可以包括接触插塞、储存节点接触插塞、位线接触插塞、电连接两条金属线的导电通孔结构等。随着半导体器件高度集成，第一导电结构与第二导电结构之间的距离逐渐地减小，导致第一导电结构与第二导电结构之间的寄生电容增加，进而影响半导体器件的性能。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，能够减小相邻的导电结构之间的寄生电容，改善器件性能。

为了实现上述目的，本发明提供一种半导体器件的制造方法，包括以下步骤：

提供一半导体衬底，在所述半导体衬底表面上形成第一导电结构；

在所述半导体衬底和第一导电结构上覆盖层间介质层；

刻蚀所述第一导电结构两侧的层间介质层至所述半导体衬底的表面，以形成介质沟槽；

在所述介质沟槽的侧壁上依次形成牺牲侧墙和隔离侧墙；

在所述介质沟槽中形成第二导电结构；

去除所述牺牲侧墙，以形成气隙；

形成一覆盖层，所述覆盖层位于所述气隙的顶部并密封所述气隙顶部。

可选的，所述第一导电结构为栅极堆叠结构或金属线；所述第二导电结构为底部电接触栅极堆叠结构、源漏区和金属线中的至少一种的导电插塞。

可选的，当所述第一导电结构为栅极堆叠结构时，所述第一导电结构的侧壁上形成有栅极侧墙，在刻蚀所述第一导电结构两侧的层间介质层至所述半导体衬底的表面，以形成介质沟槽时，还刻蚀去除所述栅极侧墙。

可选的，当所述第一导电结构为栅极堆叠结构时，在所述半导体衬底和第一导电结构上覆盖层间介质层之前，形成至少部分位于所述第一导电结构两侧的半导体衬底中的源漏区，形成的所述介质沟槽的底部暴露出所述源漏区的部分顶部表面或者全部顶部表面。

可选的，当所述第一导电结构为金属栅极堆叠结构时，采用先栅工艺或者后栅工艺在所述半导体衬底表面上形成第一导电结构。

可选的，在所述半导体衬底和第一导电结构上覆盖层间介质层之前，先形成覆盖在所述半导体衬底和第一导电结构上的接触刻蚀停止层；形成所述介质沟槽时，依次刻蚀所述第一导电结构两侧的层间介质层和接触刻蚀停止层至所述半导体衬底的表面，以形成所述介质沟槽。

可选的，在覆盖所述层间介质层之后，且在刻蚀所述层间介质层之前，还在所述层间介质层的表面上形成一掩膜层。

可选的，在所述介质沟槽的侧壁上依次形成牺牲侧墙和隔离侧墙的步骤包括：

在所述介质沟槽和所述层间介质层的表面上依次形成阻挡保护层和牺牲材料层；

刻蚀所述牺牲材料层，以在所述介质沟槽的侧壁上形成牺牲侧墙；