[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，包括：

提供一半导体衬底，在所述半导体衬底表面上形成第一导电结构并形成至少部分位于所述第一导电结构两侧的半导体衬底中的源漏区，所述第一导电结构为栅极堆叠结构，所述第一导电结构的侧壁上形成有栅极侧墙；

在所述半导体衬底和第一导电结构上覆盖层间介质层；

刻蚀所述第一导电结构两侧的层间介质层至所述半导体衬底的表面并刻蚀去除所述栅极侧墙，以形成介质沟槽，并修整所述介质沟槽的侧壁形貌至表面光滑且暴露出所述第一导电结构的侧壁，所述介质沟槽的底部暴露出所述源漏区的部分顶部表面或者全部顶部表面；

在所述介质沟槽和所述层间介质层的表面上依次形成阻挡保护层和牺牲材料层，并采用侧墙刻蚀工艺刻蚀所述牺牲材料层至所述阻挡保护层的表面，以在所述介质沟槽的侧壁上形成牺牲侧墙；

在所述阻挡保护层和所述牺牲侧墙的表面上形成隔离侧墙材料层，并采用侧墙刻蚀工艺刻蚀所述隔离侧墙材料层至所述阻挡保护层的表面，以在所述牺牲侧墙的侧壁上形成隔离侧墙；

去除所述层间介质层的顶部以及所述介质沟槽底部上被所述牺牲侧墙和所述隔离侧墙暴露出的阻挡保护层；

在所述介质沟槽中形成第二导电结构，所述第二导电结构为底部电接触所述源漏区的导电插塞；

去除所述牺牲侧墙，以在所述第二导电结构的两侧分别形成一个气隙；

形成一覆盖层，所述覆盖层位于各个所述气隙的顶部并密封各个所述气隙顶部。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，采用先栅工艺或者后栅工艺在所述半导体衬底表面上形成第一导电结构。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述半导体衬底和第一导电结构上覆盖层间介质层之前，先形成覆盖在所述半导体衬底和第一导电结构上的接触刻蚀停止层；形成所述介质沟槽时，依次刻蚀所述第一导电结构两侧的层间介质层和接触刻蚀停止层至所述半导体衬底的表面，以形成所述介质沟槽。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，在覆盖所述层间介质层之后，且在刻蚀所述层间介质层之前，还在所述层间介质层的表面上形成一掩膜层。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述阻挡保护层的材质包括氮化硅和/或氮氧化硅。

6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述牺牲侧墙的材质包括硅、硅化物、锗、硅锗、硅碳和碳中的至少一种；和/或，所述隔离侧墙的材质包括氮化硅、氧化硅和氮氧化硅中的至少一种。

7.一种采用权利要求1～6中任一项所述的半导体器件的制造方法形成的半导体器件，其特征在于，包括：

半导体衬底；

形成于所述半导体衬底表面上的第一导电结构，所述第一导电结构为栅极堆叠结构；

至少部分位于所述第一导电结构两侧的半导体衬底中的源漏区；

覆盖在所述半导体衬底和第一导电结构的表面上的层间介质层，所述层间介质层中具有位于所述第一导电结构两侧且暴露出所述源漏区的部分顶部表面或者全部顶部表面的介质沟槽；

形成在所述介质沟槽中的第二导电结构，所述第二导电结构为底部电接触所述源漏区的导电插塞；

形成在所述介质沟槽中且位于所述第二导电结构的侧壁上的隔离侧墙；

形成在所述介质沟槽中且位于所述隔离侧墙侧壁和所述层间介质层之间的气隙，且在所述第二导电结构的两侧分别形成一个所述气隙；

形成在各个所述气隙的顶部并用于密封各个所述气隙的覆盖层；

从所述介质沟槽侧壁的层间介质层表面上延伸到所述隔离侧墙的底部表面上的阻挡保护层。

8.如权利要求7所述的半导体器件，其特征在于，所述半导体器件为FinFET器件，所述半导体衬底中形成有鳍，所述第一导电结构为形成在所述鳍的表面上的栅极堆叠结构，所述半导体器件还包括至少部分位于所述第一导电结构两侧的鳍中的所述源漏区。