[发明专利]一种基于DDR的测试装置

说明书

本发明公开了一种基于DDR的测试装置，创新性地使用FPGA电路以及输出输入标准及模式的可调性设计出相应的测试装置，代替了现行测量设备相应电子线路。不但极大提高了性能同时也极大地降低了线路功耗，关键设计的物理尺寸及成本。另外，还创新性地使用FPGA的高速数据传输性能将大量测试数据高速传输到直接与被测元件连接的器件上，解决了关键设计微型化瓶颈之一。进一步地，将直流及低速性能测式的相关电路与高速测试电路完全分离,在实施各自测试时才与被测元件相接使两电路互不影响,而在需要共同连接在一起做相应测试时也能将其连接在一起。因此大大降低了功耗，物理尺寸及成本，具有很好的市场推广应用前景。

技术领域

本发明涉及电子测试技术领域，更具体地，涉及一种基于DDR的测试装置。

背景技术

集成电路测试设备包括用于驱动被测元件及接收被测元件输出信号的电路。现有技术中是用专门设计的特殊电子器件来实现的。其具有以下缺点：

1、因是为这一用途专门设计及制造，其用量较少，故设计和制造成本极高；

2、因其驱动及接收电压是连续可控调的，所以要达到高速十分困难，而且由于功耗很大，从而因散热问题无法微型化。

另外，现有技术中用以做调节每个通道时序的可控延迟电路是用的分裂元件，这也使得微型化无法实现。而且，现有技术中，高速与低速测试电路之间没有得到有效分离使得低速电路加重了高速电路的驱动及接收负载，这也是降低功率及微型化的重大瓶颈。现有技术中，为了达到高速测试，储存测试数据是使用极其高速的SRAM，但其缺点是价格极昂贵而且容量小。

有鉴于此，现有技术有待改进和提高。

发明内容

鉴于现有技术的不足，本发明目的在于提供一种基于FPGA的测试装置。旨在解决现有技术的集成电路测试设备存在的功率过大，微型化困难、制造成本高等问题。

本发明的技术方案如下：

一种基于FPGA的测试装置，用于对被测元件的电子元件性能进行测试，FPGA(Field－Programmable Gate Array)，即现场可编程门阵列目前的应用都是与固定的电路器件固定连接去完成一种所需功能，而不是用以与不同电路器件连接去测试与之连接的各种不同的电路器件。

这里所述用于测试装置的FPGA是通过随时可调换的连接装置与不同的电路器件连接并根据被测量元件的电路以及输入输出标准,延时和模式等等相应改动FPGA电路以及输入输出标准，延时及模式等等来配合以达到测试与之连接的电路器件的目的。

所述的基于FPGA的测试装置，其中，所述FPGA电路还包括一由FPGA输入输出所带的可调延迟线路。

所述的基于FPGA的测试装置，其中，所述FPGA电路与被测元件直接连接。

所述的基于FPGA的测试装置，其中，所述FPGA电路与测试系统控制器及使用DDR内存的测试数据内存连接，所述测试数据内存通过高速SERDES传输方式将测试数据传至所述FPGA电路用于测试被测元件。DDR内存的高速度高容量及低成本解决了使用传统高速SRAM的不足。而对于DDR内存每次要读取多字节的局限性只要在产生测试数据时考虑照顾到这点就可避免受到影响。

所述的基于FPGA的测试装置，其中所述FPGA电路用XILINX及ALTERA公司生产系的FPGA其他厂家元件也可以使用。

所述的基于FPGA的测试装置，其特征在于，所述FPGA电路接收测试数据是通过20个速率达4到25G(最高可到25G)的SERDES从1接收,并分成多个不同速率的通道并各自通过FIFO做数据时序同步，然后分别送至不同输入输出标准及模式的端口，用以做驱动数据或做接收数据的对比数据。