[发明专利]半导体存储装置及存储器系统

权利要求书

1.一种半导体存储装置，其特征在于具备：

第1及第2平面，各自包含第1及第2存储单元阵列，所述第1及第2存储单元阵列各自包含可存储包括第1及第2比特的2比特数据的存储单元；

第1锁存电路，对应所述第1平面设置，保存从外部输入且包含数据列的页面；

第2锁存电路，对应所述第1平面设置，保存从所述第1锁存电路传输且包含第1比特的页面；

第3锁存电路，对应所述第1平面设置，保存从所述第1锁存电路传输且包含第2比特的页面；

第4锁存电路，对应所述第2平面设置，保存从外部输入的页面；

第5锁存电路，对应所述第2平面设置，保存从所述第4锁存电路传输且包含第1比特的页面；

第6锁存电路，对应所述第2平面设置，保存从所述第4锁存电路传输且包含第2比特的页面；及

控制电路，控制写入动作；且

所述控制电路在执行第1处理的同时并行执行第2处理，所述第1处理是从外部接收包含第1指令、地址、数据、及第2指令的第1指令序列，所述第2处理是从所述第1锁存电路向所述第2锁存电路或所述第3锁存电路传输数据。

2.根据权利要求1所述的半导体存储装置，其特征在于：

所述控制电路在执行从外部接收第2指令序列的第3处理的同时，并行执行第4处理，所述第4处理是从所述第4锁存电路向所述第5锁存电路或所述第6锁存电路传输数据。

3.根据权利要求1所述的半导体存储装置，其特征在于：

所述控制电路在执行所述第1处理的同时，并行将从外部输入的页面传输到所述第1锁存电路。

4.根据权利要求2所述的半导体存储装置，其特征在于：

所述控制电路在执行所述第3处理的同时，并行将从外部输入的页面传输到所述第4锁存电路。

5.根据权利要求1至4中任一项所述的半导体存储装置，其特征在于：

所述控制电路在接收到所述第2指令后，仅在第1时间将忙碌信号发送到外部，

所述第1时间比从所述第1锁存电路将数据传输到所述第2锁存电路的第2时间短。

6.根据权利要求1至4中任一项所述的半导体存储装置，其特征在于：

所述控制电路在接收到所述第2指令后，不将忙碌信号输出到外部。

7.根据权利要求1至4中任一项所述的半导体存储装置，其特征在于：

所述控制电路使用保存于所述第2及第3锁存电路的数据、与保存于所述第5及第6锁存电路的数据，对所述第1及第2平面并行执行写入动作。

8.一种存储器系统，其特征在于具备：

半导体存储装置；及

存储器控制器，控制所述半导体存储装置；且

所述半导体存储装置包含：

第1及第2平面，各自包含第1及第2存储单元阵列，所述第1及第2存储单元阵列各自包含可存储包括第1及第2比特的2比特数据的存储单元；

第1锁存电路，对应所述第1平面设置，保存从所述存储器控制器输入且包含数据列的页面；

第2锁存电路，对应所述第1平面设置，保存从所述第1锁存电路传输且包含第1比特的页面；

第3锁存电路，对应所述第1平面设置，保存从所述第1锁存电路传输且包含第2比特的页面；

第4锁存电路，对应所述第2平面设置，保存从所述存储器控制器输入的页面；

第5锁存电路，对应所述第2平面设置，保存从所述第4锁存电路传输且包含第1比特的页面；

第6锁存电路，对应所述第2平面设置，保存从所述第4锁存电路传输且包含第2比特的页面；及

控制电路，控制写入动作；且

所述存储器控制器将包含第1指令、地址、数据、及第2指令的指令序列发送到所述半导体存储装置，

所述控制电路在执行从所述存储器控制器接收所述指令序列的第1处理的同时，并行执行第2处理，所述第2处理是从所述第1锁存电路向所述第2锁存电路或所述第3锁存电路传输数据。