[发明专利]芯片封装组件及其制造方法

说明书

本发明提供了一种芯片封装组件及其制造方法，通过在位于芯片承载盘周围的引脚上安装芯片，以使诸如二极管这样的器件在封装组件的内部与其它芯片电连接，提高的芯片的集成度，减小了外围电路的体积。

技术领域

本发明涉及半导体技术领域，尤其涉及一种芯片封装组件及其制造方法。

背景技术

目前的QFN封装中所采用的引线框架如图1所示，其包括位于中间的承载盘11和位于承载盘11周围的引脚12。为了提高封装组件的集成度，在QFN封装中，通常会封装装多块芯片(裸芯片)，但所封装的芯片只叠层或平铺在引线框架中间的承载盘上，如图2所示，芯片21与芯片22叠层安装在承载盘11上，芯片22上电极通过导线221电连接到芯片21上，芯片21上的电极在通过导线211电连接到引脚12上，或者如图3所示，芯片21与芯片22平铺在承载盘11上，芯片21与芯片22上的电极分别通过导线211与221电连接到引脚12上。

然而，在某些应用上，希望芯片上的I/O能串联二极管等芯片，以用于给外围电路做驱动或保护IC的端口，这时，如图2与图3所述QFN无法将控制芯片或MOS管芯片与二极管芯片集成在同一封装体内，而是只能在封装好的芯片外围电路和独立的二极管器件串联。

发明内容

有鉴于此，本发明提供了一种芯片封装组件及其制造方法，以实现将二极管与其它芯片一起集成在封装体的内部，以实现二极管与其它芯片在封装体内部的串联连接。

一种芯片封装组件，其特在于，包括：

引线框架，具有承载盘和位于所述承载盘周围的多个引脚，

第一芯片，所述第一芯片位于所述承载盘之上，

至少一个第二芯片，所述第二芯片位于所述引脚之上。

优选地，每一个所述第二芯片位于一个所述引脚上。

优选地，所述第二芯片的第一表面上具有第一电极，所述第二芯片的第二表面上具有第二电极，

所述第二芯片第二表面朝向所述引脚的第一表面，所述第二电极与所述引脚的第一表面电连接，

所述第一电极通过第一导线与所述第一芯片电连接，以将所述第二芯片与第一芯片串联连接。

优选地，所述第一芯片的第一表面为有源面，所述第一芯片的第二表面贴在所述承载盘的第一表面上，

所述第一电极通过第一导线与所述有源面上的一个电极电连接，所述有源面上的剩余电极通过第二导线与除用于承载所述第二芯片外的所述引脚的第一表面电连接。

优选地，所述第二芯片为二极管，

所述第一电极为二极管的阳极和阴极中的一个，所述第二电极为二极管的阳极和阴极中的另一个。

优选地，所述二极管为瞬态抑制二极管或肖特基二极管。

优选地，所述的芯片封装组件还包括用于包封所述第一芯片与第二芯片的塑封体，

所述引脚的第二表面和所述承载盘的第二表面裸露在所述塑封体的表面。

优选地，所述芯片封装组件为DFN或QFN封装。

一种芯片封装组件的制造方法，其特在于，包括：

在引线框架的承载盘上安装第一芯片，

在引线框架的引脚上安装第二芯片，所述引脚位于所述承载盘的周围。

优选地，所述的制造方法还包括在安装所述第一芯片与第二芯片之前，根据所述第二芯片的尺寸设计所述引脚的结构与尺寸。

优选地，将所述第二芯片采用导电层贴装在一个所述引脚上。