[发明专利]一种防止BMC频繁复位的参数模块化实现方法及系统

说明书

本发明提供一种防止BMC频繁复位的参数模块化实现方法及系统，属于服务器BMC复位按键应用领域，本发明基于CPLD‑FPGA实现BMC按键复位控制模块的设计，通过逻辑控制输出有效时长的BMC复位信号，且通过逻辑控制避免BMC的频繁复位导致的挂死，提高了服务器的可靠性设计。模块化与参数化设计提高了BMC按键复位控制模块的灵活性与移植能力。

技术领域

本发明涉及服务器BMC复位按键应用技术，尤其涉及一种防止BMC频繁复位的参数模块化实现方法及系统。

背景技术

在服务器系统中，通常通过CPLD-FPGA芯片控制整个服务器的上、下电时序控制、LED指示控制、通信控制、按键检测判断、掉电检测及风扇控制等。通过BMC实现本地和远程诊断、控制台支持及配置管理控制等功能。两者都是服务器系统的重要组成部分。

当第一次上电后或外部通过按键（BMC_RSTBTN#）请求BMC复位时，会复位整个BMC芯片功能，包括PCIe通信及VGA显示等。第一次上电实现的复位功能是由芯片逻辑生成，通过按键请求实现BMC复位，在传统控制方案中，将按键信号作为CPLD-FPGA的输入信号，对这一信号经过CPLD-FPGA去抖后输出到BMC的SRST#输入端，处理后的信号作为BMC的复位信号实现BMC的复位逻辑。这一实现方式可以实现正常测试环境下实现BMC逻辑复位功能，但在极端测试环境下，如 BMC_RSTBTN#频繁复位，会导致BMC由于频繁响应复位逻辑而挂死，从而不能复活的现象，从而导致服务器不能正常工作。这就严重降低了服务器的可靠性设计。

CPLD/FPGA是一款半定制的专用集成电路，具有可编程、可擦除、易于验证、集成度高及硬件资源丰富等系列优点，在前期开发验证及应用控制领域得到越来越广泛的应用。基于上述优点，通过CPLD/FPGA实现底层电路设计进而实现逻辑控制得到越来越广泛应用。

发明内容

为了解决以上技术问题，本发明提出了一种防止BMC频繁复位的参数模块化实现方法。基于CPLD-FPGA实现BMC按键复位控制模块的设计，通过逻辑控制输出有效时长的BMC复位信号，且通过逻辑控制避免BMC的频繁复位导致的挂死，提高了服务器的可靠性设计。模块化与参数化设计提高了BMC按键复位控制模块的灵活性与移植能力。

本发明的技术方案是

一种防止BMC频繁复位的参数模块化实现方法，

通过CPLD-FPGA首先对BMC复位键信号进行去抖操作，为提高响应的适合性，这一去抖信号并行输出到BMC的SRST#输入端进行BMC的复位操作。

在输出BMC复位信号的同时，会并行触发计时器进行计时，其中，计时器是通过累加器实现的；当未达到规定的计时时间时，此时CPLD-FPGA不再响应由按键进行的BMC复位操作。只有在达到计时时间后，CPLD-FPGA才重新监视复位操作，从而进行BMC的复位请求。

本发明还提出了一种防止BMC频繁复位的参数模块化实现系统，包括

“RST_BTN#”是按键输入信号，对应服务器中的BMC复位请求按键，将该信号通过布线作为CPLD-FPGA的输入信号；

“CPLD-FPGA”是服务器中的逻辑控制芯片，“BMC按键复位控制模块”就是在该芯片中通过Verilog硬件描述语言编程实现的；

“SRST#”是服务器上的复位输入信号，通过布线连接CPLD-FPGA输出端，实现BMC的复位请求。

具体工作流程是：