[发明专利]半导体装置的制造方法

说明书

本发明提供防止将光致抗蚀剂膜用作掩模时的抗蚀剂图案端部的形状垮塌而减少设计余量的半导体装置的制造方法。包括：第一工序，在半导体晶片(10)的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜(31)；第二工序，在光致抗蚀剂膜(31)转印形成第一开口部的第一掩模图案(32a)；第三工序，在光致抗蚀剂膜转印形成位置与第一开口部的位置不同的第二开口部的第二掩模图案(32b)；第四工序，基于第一掩模图案(32a)以及第二掩模图案选择性地除去光致抗蚀剂膜(31)，形成具有光致抗蚀剂膜的第一开口部以及第二开口部的抗蚀剂掩模；第五工序，将抗蚀剂掩模(31)作为掩模，以离子注入的方式将杂质注入半导体晶片(10)。

技术领域

本发明涉及半导体装置的制造方法。

背景技术

以往，开发出了如下功率器件，即该功率器件通过以高加速能量的离子注入而导入将成为寿命控制体的杂质缺陷，由此实现特性提高以及特性改善。例如，公知的是，在将IGBT(Insulated Gate Bipolar Transistor：绝缘栅型双极晶体管)和与该IGBT反向并联的FWD(Free Wheeling Diode：续流二极管)内置于同一半导体芯片而一体化的结构的反向导通型IGBT(RC-IGBT)中，照射氦(He)而在n^-型漂移区形成将成为寿命控制体的缺陷。

图11、图12是表示以往的RC-IGBT的结构的截面图。在图11所示的以往的RC-IGBT中，在n^-型漂移区101与p型基区102的界面附近，形成有通过氦照射形成的缺陷113。该缺陷113不仅形成于FWD区域112，还形成于IGBT区域111。IGBT区域111是配置有IGBT的区域。FWD区域112是配置有FWD的区域。此外，如图12所示，提出有如下RC-IGBT，即该RC-IGBT为了实现IGBT区域111中的泄漏电流降低和/或损耗降低，仅在FWD区域112形成有缺陷114(例如，参照下述专利文献1～3)。

在制作(制造)这样的RC-IGBT时，要选择性地形成n⁺型发射区103和/或p⁺型接触区104这样的扩散区域，就要以光致抗蚀剂膜121作为掩模(遮蔽膜)以离子注入122的方式将杂质注入半导体晶片110，所述光致抗蚀剂膜121的与各区域对应的部分形成有开口(图13)。图13是示意地表示使用光致抗蚀剂膜作为掩模的离子注入工序的状态的截面图。光致抗蚀剂膜121以与被进行离子注入122的杂质的射程对应的厚度t101形成，通常，以离子注入122的方式注入磷(P)和/或硼(B)、砷(As)等。此外，在离子注入122之后，光致抗蚀剂膜121通过灰化处理(ashing)被除去。

此外，在下述专利文献2(第0025～0027段)中，公开了使用仅将与FWD区域对应的部分开口了的掩模，向半导体晶片的预定的深度选择性地照射氦的内容。在下述专利文献3(第0045段)中，公开了以预定图案的光致抗蚀剂膜作为遮蔽膜，向半导体晶片选择性地照射氦的内容。此外，在如以高加速能量的氦照射和/或质子(H⁺)照射那样杂质的注入(照射)132的深度(射程)深且不以光致抗蚀剂膜作为遮蔽膜发挥功能的情况下，已知有使用金属掩模和/或硅(Si)掩模等硬掩模131的方法(图14)。此外，在下述专利文献4(第0055、0058段，图7、8)中，公开了如下内容：在RC-IGBT中，通过导入作为抗蚀剂掩模的第二掩模15，使第一掩模14的厚度增大，局部进行氢或氦离子的植入。

图14、15是示意地表示使用硬掩模作为掩模的离子注入工序的状态的截面图。如图14所示，在使用硬掩模131作为杂质的离子注入的遮蔽膜的情况下，以在半导体晶片110预先形成的位置对准用标记为基准进行半导体晶片110与硬掩模131的位置对准，两者以对置的主面彼此不接触的方式由例如夹具和/或螺钉(未图示)等固定。并且，在半导体晶片110与硬掩模131固定了的状态下，从硬掩模131侧以高加速能量进行杂质注入132，由此仅在预定区域导入预定的离子种类的杂质和/或缺陷。