[发明专利]半导体装置及其制造方法

说明书

本发明的实施方式提供一种既抑制了半导体芯片的不良又提高了与封装树脂的密接性及杂质吸除效果的半导体装置及其制造方法。本实施方式的半导体装置具备半导体衬底。半导体元件设置于半导体衬底的第1面上。能量吸收膜设置于第1面上，吸收光能而发热。第1绝缘膜设置于半导体元件及能量吸收膜上。第2绝缘膜设置于处在第1面相反侧的半导体衬底的第2面上。第1改质层设置于处在第1面外缘与第2面外缘之间的半导体衬底的侧面。第2改质层设置于能量吸收膜与第1改质层之间的侧面。劈开面设置于第1改质层与第2改质层之间的侧面。

[相关申请]

本申请享有以日本专利申请2017-180403号(申请日：2017年9月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

已开发出一种通过对半导体晶片的切晶区照射激光光线而将半导体晶片单片化成半导体芯片的切晶技术。在该切晶技术中，激光光线会将半导体晶片内部的晶体改质，通过从该经改质部位将半导体晶片劈开，半导体晶片会被单片化成半导体芯片。

在以如上方式制造出的半导体芯片的侧面中，经激光光线改质所得的改质层会使与封装树脂的密接性提高，并使杂质吸除(gettering)效果提高。另一方面，这种改质层会使半导体芯片本身的强度降低，从而有导致形成于半导体芯片的元件发生不良的担忧。

发明内容

本发明的实施方式提供一种既抑制了半导体芯片的不良又提高了与封装树脂的密接性及杂质吸除效果的半导体装置。

本实施方式的半导体装置具备半导体衬底。半导体元件设置于半导体衬底的第1面上。能量吸收膜设置于第1面上，吸收光能而发热。第1绝缘膜设置于半导体元件及能量吸收膜上。第2绝缘膜设置于处在第1面相反侧的半导体衬底的第2面上。第1改质层设置于处在第1面外缘与第2面外缘之间的半导体衬底的侧面。第2改质层设置于能量吸收膜与第1改质层之间的侧面。劈开面设置于第1改质层与第2改质层之间的侧面。

附图说明

图1是表示本实施方式的半导体芯片1的构成例的剖视图。

图2是表示半导体芯片1的侧面状态的概念性立体图。

图3(A)～(C)是表示本实施方式的半导体芯片1的制造方法的一例的立体图或剖视图。

图4是沿着图3(B)的切晶线DL剖开的局部剖视图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。本实施方式并不限定本发明。在以下的实施方式中，关于半导体衬底的上下方向，有以设置半导体元件的第1面为上的情况、及以没有半导体元件的第2面为上的情况，且有与依照重力加速度而规定的上下方向不同的情况。另外，附图是示意性或概念性的图，各部分的比例等未必与实物相同。在说明书及附图中，对与结合已给附图加以叙述过的要素相同的要素，标注相同的符号并适当省略详细的说明。

图1是表示本实施方式的半导体芯片1的构成例的剖视图。本实施方式的半导体芯片1例如例如为NAND(Not And，与非)型EEPROM(Electrically Erasable andProgrammable Read-Only-Memory，电可擦除可编程只读存储器)等半导体存储器。图1中表示出了半导体芯片1的TSV(Through-Silicon Via，硅通孔)及其周边部。

半导体芯片1具备半导体衬底10、半导体元件15、STI(Shallow TrenchIsolation，浅槽隔离)20、焊垫(凸块)30、配线层35、第1绝缘膜37、38、TSV40、第2绝缘膜50、及凸块60。