[发明专利]一种基于时序路径验证FPGA接口时序的方法

说明书

本申请发明一种基于时序路径验证FPGA接口时序的方法，该方法将静态时序仿真和功能仿真分开分别进行验证，然后通过计算分析，最后得到接口时序验证结果。本发明所述的验证方法显著提高了FPGA接口仿真验证的效率及时序路径覆盖率，尤其对FPGA异步接口信号的验证效果明显。

技术领域

本发明涉及服务器接口测试领域，具体涉及一种基于时序路径验证FPGA接口时序的方法。

背景技术

随着集成电路技术不断发展，FPGA(Field Programmable Gate Array，现场可编程门阵列)在电路设计中的应用越发广泛。FPGA片内有大量的逻辑门和触发器，适合实现复杂的时序逻辑和数字电路。作为设计中的核心器件，FPGA需要与外围设备进行稳定可靠的数据通信，其接口时序的正确性直接影响了整个设备的可靠性，因此对关键路径的FPGA接口时序进行充分有效地测试一直是电路设计过程中的重要环节。

FPGA接口主要包括差分接口、复位接口、源同步接口及异步接口等。其中异步接口是指外部设备的输入信号与FPGA内部采样时钟无固定相位关系，此类接口信号多、时序路径复杂，因而成为测试的难点。FPGA接口时序验证的作用是保证FPGA工作在预定的极限环境下，接口时序依旧满足上下层系统接口时序要求。FPGA极限工作环境一般分为两类：一是高温低压的情况，此时内部信号传输延时最大，对建立时间影响较大；另一是低温高压，此时内部信号传输延时最小，对保持时间影响较大。

目前，传统对FPGA接口测试的方法以芯片参数为基础，通过时序仿真的方式来验证接口信号的建立时间和保持时间是否满足时序要求，此方法受限于时序仿真本身的局限性，存在不少缺点：首先时序仿真耗时较长，特别是针对大规模设计仿真时间更久；其次由于测试向量未必十分完备，时序仿真覆盖率很难达到100％。

为了提高FPGA接口时序验证效率和准确性，本申请发明了一种基于时序路径验证FPGA接口时序的方法，该验证方法基于时序路径，通过将静态时序仿真和功能仿真分开分别进行验证，然后计算分析，最后得到接口时序验证结果。这种验证方法显著提高了仿真验证的效率和时序路径的覆盖率。

发明内容

本发明所述的基于时序路径验证FPGA接口时序的方法，能够高效地完成FPGA接口时序的仿真验证。

本发明提出的验证方法主要包括以下步骤：

(1)进行静态时序分析，得到接口时序路径延迟；

(2)进行功能仿真，得到接口信号的标准波形；

(3)根据前面两步的结果再结合数据手册包含的接口信号延时信息，计算FPGA接口信号极限情况下的建立时间和保持时间，从而得到接口时序验证结果。

具体地，本申请请求保护一种基于时序路径验证FPGA接口时序的方法，其特征在于，该方法具体包括：

进行静态时序分析，得到接口时序路径延迟；

进行功能仿真，得到接口信号的标准波形；

根据前面两步的结果，计算FPGA接口信号极限情况下的建立时间和保持时间；

FPGA接口信号极限情况下的建立时间和保持时间均满足时序要求时，验证通过，否则验证不通过。

如上所述的基于时序路径验证FPGA接口时序的方法，其特征还在于，计算FPGA接口信号极限情况下的建立时间和保持时间是查询极限工作条件下接口信号的最大和最小延迟，再结合仿真数据来计算。

如上所述的基于时序路径验证FPGA接口时序的方法，其特征还在于，使用静态时序分析工具进行静态时序分析，得到接口时序路径延迟。

具体实施方式