[发明专利]一种基于时序路径验证FPGA接口时序的方法在审
| 申请号： | 201810045443.0 | 申请日： | 2018-01-17 |
| 公开（公告）号： | CN108267685A | 公开（公告）日： | 2018-07-10 |
| 发明（设计）人： | 石广;王硕 | 申请（专利权）人： | 郑州云海信息技术有限公司 |
| 主分类号： | G01R31/317 | 分类号： | G01R31/317 |
| 代理公司： | 济南舜源专利事务所有限公司 37205 | 代理人： | 张亮 |
| 地址： | 450000 河南省郑州市*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 验证 时序 时序路径 仿真验证 功能仿真 计算分析 接口时序 静态时序 验证结果 异步接口 覆盖率 申请 | ||
【权利要求书】：
1.一种基于时序路径验证FPGA接口时序的方法，其特征在于，该方法具体包括：
进行静态时序分析，得到接口时序路径延迟；
进行功能仿真，得到接口信号的标准波形；
根据前面两步的结果，计算FPGA接口信号极限情况下的建立时间和保持时间；
FPGA接口信号极限情况下的建立时间和保持时间均满足时序要求时，验证通过，否则验证不通过。
2.如权利要求1所述的基于时序路径验证FPGA接口时序的方法，其特征还在于，计算FPGA接口信号极限情况下的建立时间和保持时间是查询极限工作条件下接口信号的最大和最小延迟，再结合仿真数据来计算。
3.如权利要求2所述的基于时序路径验证FPGA接口时序的方法，其特征还在于，使用静态时序分析工具进行静态时序分析，得到接口时序路径延迟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司，未经郑州云海信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810045443.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种变频器故障诊断方法
- 下一篇：电池组系统的继电器粘连检测方法
