[发明专利]一种降低快闪存储器比特错误率的方法

权利要求书

1.一种降低快闪存储器比特错误率的方法，其特征在于：包括闪存控制装置（1）和多个闪存芯片，所述闪存控制装置（1）通过总线连接多个闪存芯片，所述闪存控制装置（1）内设有闪存指令控制装置（2）和调整电压装置（3），所述闪存指令控制装置（2）对闪存芯片写入、抹除和读取指令，所述调整电压装置（3）调整闪存芯片电压。

2.根据权利要求1所述的一种降低快闪存储器比特错误率的方法，其特征在于：多个闪存芯片包括第一闪存芯片（4）、第二闪存芯片（5）、第三闪存芯片（6）和第N闪存芯片，N为大于3的整数，所述闪存芯片内有1024个块，每个块有256个页，每个页有32个扇形组合而成。

3.根据权利要求1所述的一种降低快闪存储器比特错误率的方法，其特征在于：包括以下步骤：

A、读取命令请求闪存；

B、利用错误检查读取数据；如果阅读通过数据错误校验，则跳转步骤F；否则，找寻最佳读取闪存电压；

C、之后再次读取闪存电压，使用搜索后的读取电压代替默认读取电压；

D、如果通过数据错误检查，则跳转步骤F，否则跳转步骤E；

E、耦合效应的消除；

F、输出读取数据。

4.根据权利要求3所述的一种降低快闪存储器比特错误率的方法，其特征在于：所述步骤E的耦合效应的消除包括以下步骤：

a、读取相邻页，如果相邻页是干扰页，则将标志设置为“1”或设置为触发；否则，将标志设置为“0”或设置不触发；

b、使用两个不同的读取电压至少读取两个相邻页面的次数；

c、根据所述页面读取数据和标志，读取页面；

d、若读取成功，则结束流程；若未读取成功，则调整电压V值后跳转步骤b。