[发明专利]一种吉比特连续可变速率的中频差分解调器

说明书

本发明公开了一种吉比特连续可变速率的中频差分解调器，包括中频信号输入端，中频信号输入端分别连接至第一放大器和第二放大器的输入端，第一放大器的输出端连接至混频器输入端，第二放大器的输出端通过可变时延传输线单元连接至混频器输入端，可变时延传输线单元通过伸长或缩短自身的长度，以改变信号的延迟；混频器的输出端依次通过滤波器、第三放大器连接至FPGA芯片，FPGA芯片用于对信号进行解调处理并输出至用户端；通过采用连续可变长度的同轴线使一路信号延时可连续调节，另外一路信号延时不变，从而使延时差的连续变化，大大拓宽了基于高速差分解调器的微波链路的应用范围。

【技术领域】

本发明属于无线通信技术领域，特别涉及一种吉比特连续可变速率的中频差分解调器。

【背景技术】

微波链路是现代移动通信必备的通信手段之一，经常用于地理条件复杂的环境。这些地方通常无法通过光纤等手段构建有线连接。第五代移动通信技术标准制定已经接近尾声，其大规模商用将会在最近几年陆续展开。第五代移动通信其通信频段逐渐向毫米波频段发展，已经与微波链路采用的频段想接近，如71-76GHz及81-86GHz频段。从而，小区数据与骨干网的链路连接可以由单一复合基站完成，微波链路与小区基站可以合二为一共享整个频段。

微波链路由于其数据速率非常高，在设计此类系统时候往往采用高端的FPGA芯片，这类芯片内部具有高速差分数据接口，可以将基带信号数据直接连接到这些接口上面，如赛灵思公司的Virtex-5系列产品其内部的高速差分接口RocketIO GTP速率为100Mb/s-3.75Gb/s，Virtex-7系列产品速率最高可达28Gbps。由于其速率等级比普通的移动终端高10倍以上，其采用的调制解调技术与普通移动终端差别较大。随着处理数据速率的提高，其电路系统的成本、复杂度、功耗等都急剧增加。为了降低电路复杂度及成本，很多情况下需要采用中频差分解调的方式。对于E频段微波链路通信系统，其中频在10GHz左右，这里要兼顾基带速率及占用的带宽。如在4G-LTE系统中微波链路常用的速率等级有1.25Gbps及2.5Gbps，其基带数据速率为1.25G波特，如采用差分BPSK调制解调其比特速率为1.25Gbps，如采用差分QPSK调制其比特速率即为2.5Gbps。一般都是直接利用FPGA的高速差分接口进行数据处理，这样即可进一步取消高速高功耗的模数转换芯片，进一步降低成本。

在实际系统构建的时候，往往需要不同的速率的系统。如对于覆盖范围较大的小区其速率等级较高，这时候需要采用2.5Gbps速率的微波链路进行连接。而对于覆盖范围较小的小区，其速率等级需要100Mbps即可满足要求。因此，需要不同等级的速率范围。而采用差分解调需要有一路信号相对于另外一路信号有个时延，同时，这个时延与基带速率是直接相关的。现有的产品及系统都不能做到基带速率的连续可调，大大限制了产品的适用度，需要改进。

【发明内容】

本发明的目的是提供一种吉比特连续可变速率的中频差分解调器，以解决现有技术中的基带速率不能实现连续可调的问题。

本发明采用以下技术方案：一种吉比特连续可变速率的中频差分解调器，包括中频信号输入端，中频信号输入端分别连接至第一放大器和第二放大器的输入端，第一放大器的输出端连接至混频器输入端，第二放大器的输出端通过可变时延传输线单元连接至混频器输入端，可变时延传输线单元通过伸长或缩短自身的长度，以改变信号的延迟；混频器的输出端依次通过滤波器、第三放大器连接至FPGA芯片，FPGA芯片用于对信号进行解调处理并输出至用户端。

进一步地，可变时延传输线单元包括外套管导体，外套管导体内设置有内套管导体，外套管导体可相对于内套管导体滑动，以调节可变时延传输线单元的长度；

内套管导体内同轴设置有内针导体，外套管导体内同轴设置有内针套管导体，内针套管导体套设在内针导体的外部；

外套管导体与内套管导体之间、内针导体和内针套管导体之间均为间隙配合。