[发明专利]一种吉比特连续可变速率的中频差分解调器

权利要求书

1.一种吉比特连续可变速率的中频差分解调器，其特征在于，包括中频信号输入端，所述中频信号输入端分别连接至第一放大器和第二放大器的输入端，所述第一放大器的输出端连接至混频器输入端，所述第二放大器的输出端通过可变时延传输线单元连接至所述混频器输入端，所述可变时延传输线单元通过伸长或缩短自身的长度，以改变信号的延迟；所述混频器的输出端依次通过滤波器、第三放大器连接至FPGA芯片，所述FPGA芯片用于对信号进行解调处理并输出至用户端。

2.如权利要求1所述的一种吉比特连续可变速率的中频差分解调器，其特征在于，所述可变时延传输线单元包括外套管导体(1)，所述外套管导体(1)内设置有内套管导体(2)，所述外套管导体(1)可相对于内套管导体(2)滑动，以调节可变时延传输线单元的长度；

所述内套管导体(2)内同轴设置有内针导体(3)，所述外套管导体(1)内同轴设置有内针套管导体(4)，所述内针套管导体(4)套设在内针导体(3)的外部；

所述外套管导体(1)与内套管导体(2)之间、内针导体(3)和内针套管导体(4)之间均为间隙配合。

3.如权利要求2所述的一种吉比特连续可变速率的中频差分解调器，其特征在于，所述外套管导体(1)与内针套管导体(4)之间、内套管导体(2)与内针导体(3)之间均设置有支撑体(5)；

所述外套管导体(1)、内套管导体(2)、内针导体(3)、内针套管导体(4)的材质均为铜，所述支撑体(5)的材质为聚四氟乙烯。

4.如权利要求1-3任一所述的一种吉比特连续可变速率的中频差分解调器的解调方法，其特征在于，包括以下步骤：

步骤1、将输入信号S_IF(t)分两路分别输入至第一放大器和第二放大器，其中，S_IF(t)＝Asin[ωt+θ(t)]，A为信号幅度，ω为中频角频率，θ(t)为初始相位，t为时间单位；

步骤2、将第二放大器的输出信号经过可变时延传输线单元并输送至混频器，第一放大器的输出信号直接输送至混频器，两路输入混频器的信号分别为S_IF2(t-τ₂)＝Asin[ω(t-τ₂)+θ(t-τ₂)]和S_IF1(t-τ₁)＝Asin[ω(t-τ₁)+θ(t-τ₁)]，其中，τ₁是由于PCB布线及经过第一放大器造成的信号延迟，τ₂是PCB布线、第二放大器及可变时延传输线单元引入的信号延迟；

步骤3、两路信号依次经过混频器混频、滤波器滤波得到基带信号Y(t)＝A²/2·sin(ω·Δτ+Δθ)，其中，Δτ＝|τ₂-τ₁|，为两路信号的时延差，Δθ＝θ(t)-θ(t-Δτ)，为差分编码的相位差；

步骤4、将步骤3中的基带信号Y(t)通过第三放大器进行限幅放大，并输出两路高速差分信号；

步骤5、将步骤4中的两路差分信号输送至FPGA芯片进行解调处理并输出至用户。

5.如权利要求4所述的一种吉比特连续可变速率的中频差分解调方法，其特征在于，所述Δτ＝f_b，f_b为基带符号速率。