[发明专利]微处理器电路以及执行神经网络运算的方法

权利要求书

1.一种支持单指令流多数据流架构的微处理器电路，适用于执行神经网络运算，其特征在于，包括：

参数产生模块，用以并行接收所述神经网络运算的多个输入参数以及多个权重参数，并且所述参数产生模块依据所述多个输入参数以及所述多个权重参数来并行产生多个子输出参数；

运算模块，耦接所述参数产生模块，并且用以并行接收所述多个子输出参数，其中所述运算模块加总所述多个子输出参数，以产生加总参数；以及

截位逻辑，耦接所述运算模块，并且用以接收所述加总参数，其中所述截位逻辑对所述加总参数进行截位运算，以产生所述神经网络运算的输出参数，

其中所述微处理器电路透过执行单一一条微指令以完成所述神经网络运算，所述多个输入参数包含于所述微指令的第一源操作数，所述多个权重参数包含于所述微指令的第二源操作数，并且所述神经网络运算的输出参数包含于所述微指令的目的操作数。

2.根据权利要求1所述的微处理器电路，其特征在于，每一所述多个输入参数的位宽大于每一所述多个权重参数的位宽，其中所述微处理器电路的位宽大于所述多个输入参数及所述多个权重参数的位宽总和。

3.根据权利要求1所述的微处理器电路，其特征在于，所述参数产生模块依据所述多个权重参数的取值范围对所述多个权重参数进行对应的编码，而产生多个编码后的权重参数，其中所述参数产生模块依据所述多个输入参数以及所述多个编码后的权重参数来产生所述多个子输出参数。

4.根据权利要求1所述的微处理器电路，其特征在于，若所述多个权重参数的取值范围包括两种数值类型时，所述参数产生模块采用第一编码方式对所述多个权重参数进行编码。

5.根据权利要求4所述的微处理器电路，其特征在于，所述参数产生模块依据由所述第一编码方式产生的多个编码后的权重参数，将所述多个输入参数的其中之一的原始码或补码作为所述多个子输出参数的其中之一。

6.根据权利要求1所述的微处理器电路，其特征在于，若所述多个权重参数的取值范围包括三种数值类型，所述参数产生模块采用第二编码方式对所述多个权重参数进行编码。

7.根据权利要求6所述的微处理器电路，其特征在于，所述参数产生模块依据由所述第二编码方式产生的多个编码后的权重参数，将零码或所述多个输入参数的其中之一的原始码或补码作为所述多个子输出参数的其中之一。

8.根据权利要求1所述的微处理器电路，其特征在于，所述运算模块包括多个加法器层，并且所述多个加法器层的每一层包括多个加法器，所述多个加法器用以并行执行多个加法运算。

9.根据权利要求1所述的微处理器电路，其特征在于，经由所述截位运算而产生的所述输出参数的位宽等于所述多个输入参数的位宽。

10.一种执行神经网络运算的方法，适用于支持单指令流多数据流架构的微处理器电路，其特征在于，所述微处理器电路包括参数产生模块、运算模块以及截位逻辑，所述方法包括：

透过所述参数产生模块并行接收多个输入参数以及多个权重参数，并且依据所述多个输入参数以及所述多个权重参数来并行产生多个子输出参数；

透过所述运算模块并行接收所述多个子输出参数，并且加总所述多个子输出参数，以产生加总参数；以及

透过所述截位逻辑接收所述加总参数，并且对所述加总参数进行截位运算，以产生所述神经网络运算的输出参数，

其中所述微处理器电路透过执行单一一条微指令以完成所述神经网络运算，所述多个输入参数包含于所述微指令的第一源操作数，所述多个权重参数包含于所述微指令的第二源操作数，并且所述神经网络运算的输出参数包含于所述微指令的目的操作数。

11.根据权利要求10所述的执行神经网络运算的方法，其特征在于，每一所述多个输入参数的位宽大于每一所述多个权重参数的位宽，其中所述微处理器电路的位宽大于所述多个输入参数及所述多个权重参数的位宽总和。