[发明专利]具有串联槽栅结构的多叠层功率器件

说明书

本发明公开了一种能够提高器件耐压，降低比导通电阻的具有串联槽栅结构的多叠层功率器件；该结构的栅极采用了槽型结构，槽栅一直延伸到埋氧层，与p阱形成了纵向导电沟道，同时，槽栅与漂移区形成了纵向电子积累层，使电流传导区域在纵向得到显著扩展，降低了器件比导通电阻；漂移区包含多个与纵栅相连接P型的埋层，器件上部采用表面多晶硅氧化层结构，形成级联栅多个器件并联结构；采用该具有串联槽栅结构的多叠层功率器件,有效提高了器件的击穿电压和降低比导通电阻,使得电场分布更加均匀，形成多个级联导通电流。

技术领域

本发明涉及半导体功率器件技术领域,尤其是一种具有串联槽栅结构的多叠层功率器件。

背景技术

众所周知的：功率集成电路(Power Integrated Circuit),集信号处理、传感保护、功率传输技术于一体,自上世纪八十年代产生以来发展迅速,在武器装备、电力电子、航空航天、平板显示驱动和其它高新技术产业有着极为广泛的应用。PIC是集成电路中的一个重要分支,与分立器件相比,不仅在性能、功耗和稳定性方面有很大优势,而且对于降低成本、减少体积和重量有着非常大的意义。因此,国内外专家和学者对此投入了极大的关注和深入的研究。

功率半导体器件主要包括功率二极管、晶闸管、功率MOSFET、功率绝缘栅双极晶体管(IGBT)和宽禁带功率半导体器件等。其中除晶闸管在特大功率领域应用,功率MOS和IGBT是两种主要的功率器件。由于宽禁带材料宽带隙、高饱和漂移速度、高临界击穿电场等突出优势,随着碳化硅单晶生长技术和氮化镓异质结外延生长技术的不断成熟,新一代宽禁带功率半导体器件也获得了国内外半导体公司和研究机构的广泛关注和深入研究。

功率半导体器件设计的关键是优化高耐压、通态压降、快速开关等关键特性参数之间的折衷。提高功率密度和降低损耗一直以来都是功率半导体器件的发展方向,而前者与功率器件的耐压提高密切相关。

发明内容

本发明所要解决的技术问题是提供了一种能够解决功率器件的提高耐压降低比导通电阻的具有串联槽栅结构的多叠层功率器件。

本发明解决其技术问题所采用的技术方案是：具有串联槽栅结构的多叠层功率器件，包括由上至下依次设置的漂移区、埋层、衬底；所述漂移区上设置有N⁺漏区、漏电极、栅电极、源电极、N⁺接触区以及P⁺源区；

所述漂移区一侧的外表面上设置有纵栅；所述纵栅为多晶硅和纵氧化层形成的纵向的槽栅；所述槽栅延伸到埋层；所述漂移区内设置有p阱；所述槽栅与p阱形成了纵向导电沟道；

所述漂移区内设置有与纵栅相连接的横向的P型的埋层，所述P型的埋层至少具有两个；且P型的埋层与纵栅形成并联器件结构。

进一步的，述P型的埋层具有三个具体为：第一P型的埋层、第二P型的埋层以及第三P型的埋层；所述第一P型的埋层、第二P型的埋层以及第三P型的埋层与纵栅形成并联器件结构。

进一步的，所述漂移区的上方设置有埋层二，所述埋层二上方设置有表面结构。

进一步的，相邻两个P型的埋层之间的间距相同。

进一步的，与纵栅相连的P型的埋层的横向长度相等。

进一步的，与纵栅相连的P型的埋层的结构均匀掺杂浓度。

进一步的，与纵栅相连的各个P型的埋层的浓度相等。

进一步的，所述第一P型的埋层与第二P型的埋层之间的漂移区为第一漂移区；所述第二P型的埋层与第三P型的埋层之间的漂移区为第二漂移区；所述第三P型的埋层与埋层之间的漂移区为第三漂移区；所述第一漂移区、第二漂移区、第三漂移区的浓度相等。

本发明的有益效果是：本发明所述的具有串联槽栅结构的多叠层功率器件相对于现有的功率器件具有以下优点：