[发明专利]利用绝缘结构施加晶体管沟道应力的设备、方法和系统

说明书

用于在使用绝缘体的晶体管上施加应力的技术和机构。在实施例中，集成电路设备包括在半导体衬底上的鳍部结构，其中两个晶体管的相应结构以各种方式处于鳍部结构中或鳍部结构上。位于两个晶体管之间的区域中的IC设备的凹陷至少部分地延伸穿过鳍部结构。凹陷中的绝缘体在两个晶体管的相应沟道区域上施加应力。在另一个实施例中，利用鳍部结构下方的绝缘体和缓冲层两者在晶体管上施加压缩应力或拉伸应力。

技术领域

本发明的实施例一般涉及半导体技术，并且更特别地但非排他地涉及应变晶体管。

背景技术

在半导体处理中，通常在半导体晶片上形成晶体管。在CMOS（互补金属氧化物半导体）技术中，晶体管通常属于以下两种类型之一：NMOS（负沟道金属氧化物半导体）或PMOS（正沟道金属氧化物半导体）晶体管。晶体管和其他设备可以互连以形成实行众多有用功能的集成电路（IC）。

这种IC的操作至少部分取决于晶体管的性能，该性能进而可以通过在沟道区域中施加应变来改进。具体地，NMOS晶体管的性能通过在其沟道区域中提供拉伸应变来改进，并且PMOS晶体管的性能通过在其沟道区域中提供压缩应变来改进。

FinFET是在薄的半导体材料条带（通常被称为鳍部）周围构建的晶体管。该晶体管包括：标准场效应晶体管（FET）节点，其包括栅极、栅极电介质、源极区域和漏极区域。这样的设备的导电沟道存在于栅极电介质下面的鳍部的外侧上。具体地，电流沿着鳍部的两个侧壁（垂直于衬底表面的侧）/在两个侧壁内，以及沿着鳍部的顶部（平行于衬底表面的侧）流动。因为这样的配置的导电沟道实质上沿着该鳍部的三个不同的外平面区存在，所以这样的FinFET设计有时被称为三栅极FinFET。其他类型的FinFET配置也是可用的，诸如所谓的双栅极FinFET，其中导电沟道主要仅沿着鳍部的两个侧壁（而不沿着鳍部的顶部）存在。存在与制造这样的基于鳍部的晶体管相关联的许多并非平凡的问题。

附图说明

在附图的各图中作为示例而非作为限制图示了本发明的各种实施例，并且在附图中：

图1示出了根据实施例的图示了用以促进晶体管应力的集成电路的元件的各种视图。

图2是图示了根据实施例的用于促进晶体管的沟道中的应力的方法要素的流程图。

图3A、3B示出了根据实施例的均图示了半导体制造处理的相应阶段处的结构的截面图。

图4A、4B示出了根据实施例的均图示了半导体制造处理的相应阶段处的结构的截面图。

图5是图示了根据一个实施例的计算设备的功能框图。

图6是图示了根据一个实施例的示例性计算机系统的功能框图。

具体实施方式

在各种实施例中，描述了与受应力的晶体管有关的装置和方法。简而言之，一些实施例以各种方式促进沟道应力，以增强一个或多个NMOS晶体管和/或一个或多个PMOS晶体管的性能。然而，可以在没有一个或多个具体细节的情况下、或者利用其他方法、材料或组件来实践各种实施例。在其他实例中，没有详细示出或描述公知的结构、材料或操作，以避免使各种实施例的方面晦涩难懂。类似地，出于解释的目的，阐述了具体的数字、材料和配置以便提供对一些实施例的透彻理解。然而，可以在没有具体细节的情况下实践一些实施例。另外，理解的是，在图中示出的各种实施例是说明性表示，并且不一定按照比例绘制。