[发明专利]在成像叠加计量中利用叠加错位误差估计

说明书

本发明提供系统及方法，其从至少一个计量成像目标中的每一ROI(所关注区域)的经分析测量计算叠加错位误差估计，且将所述经计算叠加错位误差估计并入在对应叠加错位估计中。所揭示实施例提供可以连续方式集成到计量测量过程中且此外依据叠加错位评估目标质量的分级及加权目标质量分析，所述分析形成用于评估来自例如生产步骤特性、测量参数及目标特性的不同源的误差的共同基础。接着，此类共同基础实现以下中的任一者：组合各种误差源以给出与测量保真度相关联的单个数目；在晶片级、批量级及过程级下分析各种误差；及/或通过减少测量次数而对于吞吐量以受控方式权衡所得准确度。

技术领域

本发明涉及成像叠加计量的领域，且更特定来说，涉及在计量测量中导出及利用叠加错位误差估计。

背景技术

成像叠加计量用于通过测量成像目标且分析经测量图像而估计所生产集成电路中的层之间的叠加。在剔除程序中检测及移除有缺陷的目标以不对其执行分析过程。

发明内容

下文是提供对本发明的初步理解的简化概述。所述概述未必识别关键要素也不限制本发明的范围，而是仅仅用作以下描述的引言。

本发明的一个方面提供一种方法，所述方法包括：从至少一个计量成像目标中的每一ROI(所关注区域)的经分析测量计算叠加错位误差估计；及将所述经计算叠加错位误差估计并入在对应叠加估计中，其中所述计算及所述并入是由至少一个计算机处理器实行。

本发明的这些、额外及/或其它方面及/或优点是在以下详细描述中阐述；可从详细描述推断；及/或可通过实践本发明而习得。

附图说明

为更好地理解本发明的实施例且展示可如何实施所述实施例，现在将仅以实例方式参考附图，在附图中类似数字自始至终指定对应元件或区段。

在附图中：

图1是根据本发明的一些实施例的成像叠加计量系统的高级示意性框图。

图2A到2D是根据本发明的一些实施例的成像目标的测量及内核信号分量的高级示意性绘图。

图3是绘示根据本发明的一些实施例的方法的高级流程图。

具体实施方式

在以下描述中，描述本发明的各个方面。出于阐释目的，阐述特定配置及细节以提供对本发明的透彻理解。然而，对所属领域技术人员来说还将显而易见，可在无本文中所呈现的特定细节的情况下实践本发明。此外，可能已省略或简化熟知特征以免使本发明不清楚。特定地参考附图，应强调，所展示细节是以实例方式且仅出于说明性地论述本发明的目的，且为了提供确信为本发明的原理及概念方面的最有用且容易理解的描述而呈现。就这一点来说，并未尝试比本发明的基本理解所必需的描述更详细地展示本发明的结构细节，结合附图进行的描述使所属领域技术人员明白在实践时可如何体现本发明的若干形式。

在详细阐释本发明的至少一个实施例之前，应理解，本发明在其应用方面不限于以下描述中所阐述或附图中所绘示的组件的构造及布置的细节。本发明适用于可以各种方式实践或实行的其它实施例以及所揭示实施例的组合。而且，应理解，本文中所采用的措辞及术语是出于描述目的且不应被视为限制性。

除非另有明确陈述，否则如从以下论述显而易见，应明白，贯穿说明书利用例如“处理”、“计算(computing/calculating)”、“确定”、“增强”等等的术语的论述是指计算机或计算系统或类似电子计算装置(其将表示为计算系统的寄存器及/或存储器内的物理(例如电子)量的数据操纵及/或变换为类似地表示为计算系统的存储器、寄存器或其它此类信息存储、传输或显示装置内的物理量的其它数据)的动作及/或过程。