[发明专利]降低寄生电容并耦合到电感耦合器模式

说明书

一种量子比特耦合器件，包括：包括沟槽的电介质衬底；电介质衬底的表面上的第一超导体层，其中第一超导体层的边缘沿着第一方向延伸，并且超导体层的至少一部分与电介质衬底的表面接触，并且其中超导体层由在相应的临界温度或低于相应的临界温度下表现出超导体特性的超导体材料形成；电介质衬底内的沟槽的长度与第一超导体层的边缘邻近并在第一方向上沿着第一超导体层的边缘延伸，并且其中沟槽的电容率小于电介质衬底的电容率。

技术领域

本公开涉及降低寄生电容和耦合到电感耦合器模式。

背景技术

量子计算是一种相对较新的计算方法，它利用量子效应，诸如基态和纠缠的叠加，比经典数字计算机更有效地执行某些计算。与以比特形式(例如，“1”或“0”)存储和操纵信息的数字计算机相反，量子计算系统可以使用量子比特操纵信息。量子比特可以指能够叠加多种状态(例如，处于“0”和“1”状态两者的数据)的量子器件和/或叠加本身处于多种状态的数据。根据传统术语，量子系统中“0”和“1”状态的叠加可以表示为例如α│0>+β│1>。数字计算机的“0”和“1”状态分别类似于量子比特的│0>和│1>基态。值│α│²代表量子比特处于│0>状态的概率，而值│β│²代表量子比特处于│1>基态的概率。

发明内容

本公开的主题涉及用于降低寄生电容和耦合到耦合器模式的技术。

一般而言，本文所述主题的创新方面可以体现在量子比特耦合器件中，其中量子比特耦合器件包括具有沟槽的电介质衬底和电介质衬底的表面上的第一超导体层，其中第一超导体层的边缘在电介质衬底的表面上沿着第一方向延伸。超导体层的至少一部分与电介质衬底的表面接触。超导体层由超导体材料形成，该材料在相应的临界温度或低于相应的临界温度时表现出超导特性。电介质衬底内的沟槽的长度与第一超导体层的边缘邻近并在第一方向上沿着第一超导体层的边缘延伸。此外，沟槽具有小于电介质衬底的电容率的电容率。

在一些实施方式中，沟槽的宽度延伸到超导体层的边缘，而不延伸到第一超导体层的下方。沟槽的宽度可以至少部分或全部延伸到第一超导体层的下方。

在一些实施方式中，衬底包括在沟槽内并支撑第一超导体层的一个或多个柱。

超导体层可以形成电感或电容耦合器的一部分或量子比特的一部分，以及量子计算电路器件的其他组件。在一些实施方式中，量子比特耦合器件包括至少一个可调节耦合器网络和至少一条耦合器控制线。在一些实施方式中，量子比特耦合器件耦合到量子比特器件，该量子比特器件包括电介质衬底的表面上的第二超导体层，其中第二超导体层的至少一部分与电介质衬底的表面接触并包括超导体材料。量子比特器件可以是例如gmon量子比特、xmon量子比特或通量量子比特。

与超导体层邻近的沟槽可以有许多形式，包括：其壁与超导体层邻近的沟槽。另一个沟槽可以包括超导体层的底切(undercut)，使得沟槽至少部分在超导体层下方。沟槽的第三种情况可以涉及完全底切超导体层，使得超导体层的一部分浮动(floating)在电介质衬底的柱之间。

在一些实施方式中，与两个超导体层邻近的沟槽可以至少与分开的两个超导体层一样深。例如，对于具有2微米间距的两个平行超导体带，位于两个平行超导体带之间的电介质衬底中的沟槽深度将至少为2微米。

一般而言，在一些方面，本公开的主题可以体现在用于制造量子比特耦合器件的方法中，包括提供电介质衬底，在电介质衬底的表面上沉积第一超导体层，其中第一超导体层的边缘沿着第一方向延伸，并且其中第一超导体层的至少一部分与电介质衬底的表面接触，并且包括在相应的临界温度或低于相应的临界温度时表现出超导体特性的超导体材料。在电介质衬底内蚀刻沟槽，其中电介质衬底内的沟槽长度与第一超导体层的边缘邻近并在第一方向上沿着第一超导体层的边缘延伸，并且沟槽的电容率小于电介质衬底的电容率。

在一些实施方式中，蚀刻沟槽包括执行电介质衬底的各向异性蚀刻。