[发明专利]降低寄生电容并耦合到电感耦合器模式

权利要求书

1.一种量子比特耦合器件，包括：

包括沟槽的电介质衬底；和

电介质衬底表面上的第一超导体层，其中第一超导体层的边缘沿着第一方向延伸，其中所述超导体层的至少一部分与所述电介质衬底的表面接触，并且其中所述超导体层由在相应的临界温度或低于相应的临界温度时表现出超导体特性的超导体材料形成，并且其中所述电介质衬底内的沟槽的长度与第一超导体层的边缘邻近并在第一方向上沿着第一超导体层的边缘延伸，其中所述沟槽的电容率小于所述电介质衬底的电容率。

2.根据权利要求1所述的器件，其中所述沟槽的宽度延伸到第一超导体层的边缘，而不延伸到第一超导体层的下方。

3.根据权利要求1所述的器件，其中所述沟槽的宽度至少部分地延伸到第一超导体层的下方。

4.根据权利要求1所述的器件，其中所述沟槽的宽度完全地延伸到第一超导体层的下方。

5.根据权利要求4所述的器件，其中所述衬底包括沟槽内的并且支撑第一超导体层的一个或多个柱。

6.根据前述任一项权利要求所述的器件，其中所述量子比特耦合器件至少包括：(a)可调节耦合器网络，和(b)至少一条耦合器控制线。

7.根据前述任一项权利要求所述的器件，进一步包括：

量子比特器件，被布置成耦合到所述量子比特耦合器件，其中所述量子比特器件包括：

所述电介质衬底的表面上的第二超导体层，其中第二超导体层的至少一部分与所述电介质衬底的表面接触，并且包括超导体材料。

8.根据权利要求7所述的器件，其中所述量子比特器件包括gmon量子比特、xmon量子比特或通量量子比特。

9.一种用于制造量子比特耦合器件的方法，包括：

提供电介质衬底；

在所述电介质衬底的表面上沉积第一超导体层，其中第一超导体层的边缘沿着第一方向延伸，其中第一超导体层的至少一部分与所述电介质衬底的表面接触，并且包括在相应的临界温度或低于相应的临界温度时表现出超导体特性的超导体材料；和

在所述电介质衬底内蚀刻沟槽，其中所述电介质衬底内的沟槽的长度与第一超导体层的边缘邻近并在第一方向上沿着第一超导体层的边缘延伸，并且其中所述沟槽的电容率小于所述电介质衬底的电容率。

10.根据权利要求9所述的方法，其中所述沟槽的宽度延伸到第一超导体层的边缘，而不延伸到第一超导体层的下方。

11.根据权利要求10所述的方法，其中蚀刻所述沟槽包括对所述电介质衬底执行各向异性蚀刻。

12.根据权利要求9所述的方法，其中所述沟槽的宽度至少部分地延伸到第一超导体层的下方。

13.根据权利要求9所述的方法，其中所述沟槽的宽度完全地延伸第一超导体层的下方。

14.根据权利要求13所述的方法，其中蚀刻所述沟槽包括：

图案化第一超导体层以包括从所述超导体层的顶表面延伸到所述电介质衬底的一个或多个孔；

将所述量子比特耦合器件暴露于蚀刻剂，使得所述蚀刻剂通过所述一个或多个孔蚀刻所述电介质衬底；和

去除所述蚀刻剂以在所述电介质衬底中留下支撑第一超导体层的多个柱。