[发明专利]用于负型可显影光致抗蚀剂的计算机建模及模拟的改进方法

说明书

在一些实施例中，一种方法可包含改进光致抗蚀剂的显影过程。所述方法可包含模拟光致抗蚀剂的负型显影过程。所述方法可包含确定显影剂与可溶性光致抗蚀剂表面的反应。确定所述显影剂的所述反应可包含将处于反应级的幂的反应速率常数应用到嵌段聚合物浓度，以产出包括溶解受限显影状态的可溶性抗蚀剂的抗蚀剂溶解速率。所述方法可包含确定所述显影剂到经曝光且部分可溶性抗蚀剂中的通量。确定所述显影剂的所述通量可包含取决于所述嵌段聚合物浓度而将所述显影剂的向量值扩散系数应用到显影剂浓度梯度，以产出包括膨胀受控显影状态的不溶性抗蚀剂的膨胀速率。所述方法可包含优化照明源及全芯片上的掩模。

优先权主张

本申请案主张2016年7月15日申请的第62/363,041号美国临时专利申请案的优先权，所述美国专利申请案以引用的方式并入本文中。

技术领域

本发明大体上涉及一种用于模拟化学放大光致抗蚀剂的光刻性能的方法。更特定来说，本发明大体上涉及一种用于模拟包含改进模拟精确性的负型显影过程的方法，其中改进精确性可界定为测量模拟预测与实验数据之间的一致性的数值成本函数的减小。

背景技术

显微光刻是集成电路(IC)的制造工艺中的关键步骤，其中形成于衬底上的图案界定IC的功能元件(“印刷特征”)，例如微处理器、存储器芯片、平板显示器、微电子机械系统(“MEM”)及其它装置。随着IC制造工艺发展，功能元件的尺寸不断减小，而每装置的元件数目不断增大，即，通常描述为“摩尔定律(Moore’s law)”的趋势。在当前技术状态下，使用深紫外辐射制造装置以产生具有显著低于100nm (远小于辐射波长(主要是248nm、193nm及13.5nm))的尺寸的个别功能元件。其中特征小于显微光刻设备的经典分辨率限制的工艺称为低k1光刻，由以下公式表示

CD＝k₁λ/NA (1)

其中λ表示辐射波长，NA表示光刻设备的数值孔径，CD表示印刷特征的临界尺寸或最小宽度，且k₁是分辨率增强系数。k₁越小，印刷特征的目标尺寸越小，且因此越难以在高产量制造(HVM)中控制工艺。为确保印刷特征与目标图案一致，在广泛计算资源上运行描述在每一光刻工艺步骤中发生的物理化学事件的复杂数值模型，其中结果用于预测工艺性能及光致抗蚀剂中的印刷特征的保真度。光刻工艺称为显微光刻且用于模拟显微光刻的计算机方法称为光学光刻模拟方法或计算光刻。

显微光刻技术大体上涉及以下步骤：

(1)使用光致抗蚀剂涂覆衬底，通常是硅晶片。光致抗蚀剂(“抗蚀剂”)是用于制造IC的辐射敏感材料。光致抗蚀剂在辐射(“曝光”)及后续处理步骤(“PEB”及“显影”)之后在衬底上形成三维浮雕图像。

(2)使用光刻设备(通常通过光掩模(“掩模”)将辐射投影到抗蚀剂涂覆衬底的目标区域上的缩小相机(“扫描仪”))辐射光致抗蚀剂。掩模含有待印刷在光致抗蚀剂中的图案的大得多的图像。掩模图像经蚀刻在玻璃衬底上且含有交替地对辐射不透明及透明的区。扫描仪光学器件将掩模上的图像大小减小到掩模上的原始大小的约1/4且将减小图像投影到光致抗蚀剂中。

(3)通过在完成之后通过显影过程解除光致抗蚀剂的经辐射部分(“正型显影过程”)或光致抗蚀剂的未经辐射部分(“负型显影过程”)的过程而在光致抗蚀剂中形成三维图像。

如果在显影步骤期间移除抗蚀剂的经辐射部分，那么光致抗蚀剂称为正型可显影抗蚀剂(“PTD抗蚀剂”)；相反地，如果在显影期间移除抗蚀剂的未曝光部分，那么光致抗蚀剂称为负型可显影抗蚀剂(“NTD抗蚀剂”)。

例如，将使用离子植入、蚀刻等的步骤进一步处理衬底。光致抗蚀剂图像用于保护衬底上的区域免于某数量的这些后续处理步骤。以此方式，可使用许多不同且互连层来逐层建构IC装置。