[发明专利]流水线高吞吐量分层LDPC解码器架构

说明书

本公开的某些方面一般涉及用于解码低密度奇偶校验(LDPC)码的方法和装置，并且尤其涉及用于解决存储器一致性和冲突问题的高解码吞吐量的深度流水线分层LDPC解码器架构。本公开的各方面提出了用于缓解流水线延迟的技术，例如，通过放宽更新比特LLR和计算校验节点消息之间的依赖性，使得对于特定行，校验节点处理可以使用最新的可用的比特LLR(例如，过时的比特LLR)而非等待最新的更新(例如，经更新的比特LLR)发生。通过将最新的可用的比特LLR存储在LLR存储器中并使用旧的和新的校验节点消息之间的差异来更新比特LLR以避免存储器一致性冲突。此外，逻辑上将LLR存储器拆分成双组使得解码器能够同时从存储器的两个组读取或写入，由此增加读/写带宽。基于例如PCM中的各行之间的依赖性来有利地选择奇偶校验矩阵行(PCM)计算次序、对存储器中的校验节点消息和比特LLR更新进行排序、和/或选择存储器组以存储校验节点消息和比特LLR更新，缓解了存储器冲突/一致性错误并减少了流水线处理延迟。

相关申请的交叉引用

本申请要求于2016年11月2日提交的美国临时专利申请S/N.62/416,584、以及于2017年9月22日提交的美国专利申请No.15/712,845的权益，这两篇申请的全部内容通过援引纳入于此。

技术领域

本公开的某些方面一般涉及用于无线通信的方法和装置，并且尤其涉及深度流水线高吞度量低密度奇偶校验(LDPC)解码器架构。

引言

无线通信系统被广泛部署以提供诸如语音、数据等等各种类型的通信内容。这些系统可以是能够通过共享可用系统资源(例如，带宽和发射功率)来支持与多个用户的通信的多址系统。此类多址系统的示例包括长期演进(LTE)系统、码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、第三代伙伴项目(3GPP)长期演进(LTE)系统、高级长期演进(LTE-A)系统、以及正交频分多址(OFDMA)系统。

一般而言，无线多址通信系统能同时支持多个无线节点的通信。每个节点经由前向和反向链路上的传输与一个或多个基站通信。前向链路(或下行链路)是指从基站至节点的通信链路，而反向链路(或上行链路)是指从节点至基站的通信链路。通信链路可经由单输入单输出、多输入单输出或多输入多输出(MIMO)系统来建立。

在现代信息时代，二进制值(例如，1和0)被用来表示和传达各种类型的信息，诸如视频、音频、统计信息等。遗憾的是，在二进制数据的存储、传输和/或处理期间，差错可能被无意地引入；例如，1可能被改变成0，或者反之。

一般而言，在数据传输的情形中，接收机在存在噪声或失真的情况下观察每个收到比特，并且只获得对该比特的值的指示。在这些境况下，所观察到的值被解读为“软”比特的源。软比特指示对该比特的值的优选估计(例如，1或0)连同对该估计的可靠性的某种指示。虽然差错数量可能相对较低，但是即使少量差错或失真程度也可导致数据不可用或在传输差错的情形中可能使得必须重传数据。

为了提供检查差错并且在一些情形中纠正差错的机制，可对二进制数据进行编码以引入精心设计的冗余度。对数据单元的编码产生通常所称的码字。由于其冗余度，码字通常将包括比从其产生该码字的输入数据单元更多的比特。

冗余比特由编码器添加至所传送的比特流以创建码字。当由所传送的码字产生的信号被接收或处理时，该信号中观察到的码字中所包括的冗余信息可被用于标识和/或纠正收到信号中的差错或从收到信号中移除畸变，以便恢复原始数据单元。此类检错和/或纠错可被实现为解码过程的一部分。在不存在差错的情况下或者在可纠正差错或失真的情形中，解码可被用来从正被处理的源数据中恢复被编码的原始数据单元。在不可恢复的差错的情形中，解码过程可产生关于无法完全恢复原始数据的某种指示。对解码失败的此类指示可被用来发起数据的重传。