[发明专利]用于在晶片沉积期间工艺引起的变形预测的系统及方法

说明书

本发明揭示一种系统。所述系统包含工具集群。所述工具集群包含经配置以将第一层沉积于晶片上的第一沉积工具。所述工具集群另外包含经配置以获得所述晶片的一或多个测量的干涉仪工具。所述工具集群另外包含经配置以将第二层沉积于所述晶片上的第二沉积工具。所述工具集群另外包含真空组合件。基于所述一或多个测量确定经配置以调整所述第一沉积工具或所述第二沉积工具中的至少一者的一或多个可校正项。在不破坏由所述真空组合件产生的真空的情况下在所述第一层的所述沉积与所述第二层的所述沉积之间获得所述一或多个测量。

相关申请案的交叉参考

本申请案根据35 U.S.C.§119(e)规定主张指定埃迪利维(Ady Levy)及迈克D史密斯(Mark D.Smith)为发明者，在2016年9月30日申请的标题为“用于工艺引起的变形预测的简化模型(SIMPLIFIED MODEL FOR PROCESS-INDUCED DISTORTION PREDICTION)”的序列号为62/402,213的美国临时专利申请案的权益，所述案以全文引用的方式并入本文中。

技术领域

本发明大体上涉及半导体晶片制造及计量，且更特定来说，涉及用于在晶片沉积期间工艺引起的变形的预测的系统及方法。

背景技术

例如逻辑及存储器装置的半导体装置的制造通常包含使用大量半导体制造工艺及计量过程来处理半导体装置以形成所述半导体装置的各种特征及多个层。一些制造工艺利用光掩模/光罩来将特征印刷于例如晶片的半导体装置上。随着半导体装置变得越来越小，开发增强的检验及重检装置及程序来增加晶片及光掩模/光掩模检验过程的分辨率、速度及处理量变得至关重要。

一种半导体装置制造技术包含经由将多个涂层施覆于半导体晶片的一或多个表面来制造半导体装置。通常制造半导体装置以满足一组所选择的装置形状及/或大小要求(例如，晶片平坦度或晶片厚度)。然而，制造半导体装置所需的工艺过程步骤以及在施覆期间层的厚度的变化可导致引起半导体装置的变形的形变(例如，弹性形变)。

半导体装置变形可为平面外变形(OPD)或平面内变形(IPD)且可导致误差(例如，图案化误差)。经测量OPD及/或IPD是可提供于前馈环路或反馈环路中以调整工具集群内的各种半导体制造工艺及/或计量过程的一种数据类型。举例来说，可利用测量半导体装置的OPD来预测所述半导体装置的IPD。然而，用以测量OPD及/或IPD的计量过程通常独立于用以制造半导体装置的制造工艺。

OPD及/或IPD可在将层沉积于晶片上之后形成。尽管在制造工艺的沉积步骤之间测量可为有益的，但从半导体装置处理工具集群移除及更换经部分制造的半导体装置可为高成本及/或费时的。

因此，将期望提供解决如上所述的缺点的一种系统及对应方法。

发明内容

揭示一种根据本发明的一或多个实施例的系统。在一个实施例中，所述系统包含工具集群。在另一实施例中，所述工具集群包含第一沉积工具。在另一实施例中，所述第一沉积工具经配置以将第一层沉积于晶片上。在另一实施例中，所述工具集群包含干涉仪工具。在另一实施例中，所述干涉仪工具经配置以获得所述晶片的一或多个测量。在另一实施例中，所述工具集群包含第二沉积工具。在另一实施例中，所述第二沉积工具经配置以将第二层沉积于晶片上。在另一实施例中，工具集群包含真空组合件。在另一实施例中，基于所述一或多个测量确定经配置以调整第一沉积工具或第二沉积工具中的至少一者的一或多个可校正项。在另一实施例中，在不破坏由所述真空组合件产生的真空的情况下在第一层的沉积与第二层的沉积之间获得一或多个测量。