[发明专利]用于平台裕度调节和调试的软件模式寄存器访问

权利要求书

1.一种数据处理系统，其包括：

存储器通道，所述存储器通道包括具有模式寄存器的至少一列双倍数据速率存储器；以及

数据处理器，所述数据处理器具有耦合到所述存储器通道并且适于访问所述至少一列双倍数据速率存储器的存储器控制器，其中所述存储器控制器包括：

命令队列，所述命令队列用于存储接收到的存储器访问请求；

仲裁器，所述仲裁器用于基于预定标准从所述命令队列中挑选存储器访问请求并将所述存储器访问请求提供给所述存储器通道，并且响应于模式寄存器访问请求而使待处理操作静止；以及

模式寄存器访问控制器，所述模式寄存器访问控制器响应于所述模式寄存器访问请求，生成对存储器总线的至少一个对应的模式寄存器设置命令，并且此后将对所述存储器总线的控制让给所述仲裁器。

2.根据权利要求1所述的数据处理系统，其中所述模式寄存器访问控制器生成DRAM模式寄存器写入命令序列、寄存器控制字命令序列和数据缓冲器控制字写入命令序列中的一个，作为所述至少一个模式寄存器设置命令。

3.根据权利要求2所述的数据处理系统，其中所述模式寄存器将所述DRAM模式寄存器写入命令序列分发给至少一列DDR存储器中的多个DRAM。

4.根据权利要求3所述的数据处理系统，其中所述模式寄存器访问控制器针对所述至少一列双倍数据速率存储器生成所述DRAM模式寄存器写入命令序列以更新与所述至少一列DDR存储器相关联的电压参考参数、定时参数和预定的备选设备参数中的至少一个。

5.根据权利要求2所述的数据处理系统，其中响应于所述数据缓冲器控制字写入命令序列的生成，将所述数据缓冲器控制字写入命令序列分发给所述至少一列双倍数据速率存储器的至少一个数据缓冲器。

6.根据权利要求5所述的数据处理系统，其中在所述至少一列双倍数据速率存储器的所述至少一个数据缓冲器初始化之后的某个时间，所述数据缓冲器控制字写入命令序列修改至少一个数据缓冲器参数。

7.根据权利要求6所述的数据处理系统，其中从电压参考参数、定时控制参数、和预定的备用缓冲器参数和备用数据缓冲器参数之中选择所述至少一个数据缓冲器参数。

8.一种数据处理器，其包括：

存储器访问代理；以及

存储器控制器，所述存储器控制器耦合到所述存储器访问代理并且适于耦合到存储器系统，其中所述存储器控制器包括：

命令队列，所述命令队列用于存储接收到的存储器访问请求；

仲裁器，所述仲裁器用于选择性地从所述命令队列中挑选存储器访问请求并将所述存储器访问请求提供给存储器通道，并且响应于模式寄存器访问请求而使待处理操作静止；以及

模式寄存器访问控制器，所述模式寄存器访问控制器用于响应于所述模式寄存器访问请求，生成对存储器总线的至少一个对应的模式寄存器设置命令，并且此后将对所述存储器总线的控制让给所述仲裁器。

9.根据权利要求8所述的数据处理器，其中：

所述模式寄存器访问控制器生成模式寄存器设置命令，并且

所述模式寄存器设置命令是动态随机存取存储器(DRAM)模式寄存器写入命令序列和缓冲器控制字写入命令序列中的一个。

10.根据权利要求8所述的数据处理器，其中所述模式寄存器访问控制器使得能够绕过所述仲裁器，并且响应于立即模式寄存器访问请求，生成对所述存储器总线的直接模式寄存器设置命令以获得对所述存储器总线的立即控制。