[发明专利]均衡存储器单元的不同块的擦除深度

说明书

本发明公开了存储器设备和相关联技术，它们为存储器单元的不同块提供均匀的擦除深度，所述存储器单元的不同块与电压源的通道栅极的距离不同。在一种方法中，存储器串的源极侧选择栅极晶体管的电压是所述距离的递减函数。在另一种方法中，存储器串的源极端处的擦除电压的量值或持续时间是所述距离的递增函数。相邻的块可以被布置在子集中并且被视为处于共同的距离。在另一种方法中，当块的距离超过阈值时，可以施加附加的擦除脉冲。其他变量诸如初始擦除电压和步长大小也可以作为距离的函数进行调节。

背景技术

本技术涉及存储器设备的操作。

半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。

电荷存储材料(诸如浮栅)或电荷俘获材料可用于此类存储器设备中以存储表示数据状态的电荷。电荷俘获材料可以垂直布置在三维(3D)堆叠存储器结构中，或水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，其包括交替的导电层和介电层的堆叠。

存储器设备包括存储器单元，该存储器单元可被布置成串，例如，其中选择栅极晶体管设置在串的末端以选择性地将串的沟道连接至源极线或位线。然而，在操作此类存储器设备时存在各种挑战。

附图说明

图1A是示例存储器设备的框图。

图1B描绘了图1A的温度感测电路115的示例。

图2是示例存储器设备100的框图，描绘了控制器122的附加细节。

图3是存储器设备600的透视图，该存储器设备包括图1A的存储器结构126的示例3D配置中的一组块。

图4描绘了图3的块之一的一部分的示例剖视图。

图5描绘了示例晶体管590。

图6描绘了图4的堆叠的区域622的近距离视图。

图7描绘了3D配置中的子块中的NAND串的示例视图，其与图4中的一致。

图8描绘了图7的子块SB0至SB3的附加细节。

图9A描绘了用于执行擦除操作的示例过程，其中均衡不同块的擦除深度。

图9B描绘了用于实现图9A的过程的示例表。

图10描绘了用于执行与图9A的步骤902一致的擦除操作的示例过程。

图11A描绘了在编程操作之后连接到字线的一组存储器单元的示例阈值电压(Vth)分布，其中使用了四个数据状态。

图11B描绘了在擦除操作中的第一擦除循环之后的一组存储器单元的Vth分布，与图10一致。

图11C描绘了在擦除操作中的第二擦除循环之后的一组存储器单元的Vth分布。

图11D描绘了在示例擦除操作中的第三和最后擦除循环之后的一组存储器单元的Vth分布，其中针对不同块看到不同的擦除深度。

图11E描绘了读取误差与距通道栅极的距离的曲线图。

图12A描绘了在擦除操作之后的一组存储器单元的Vth分布，其中中间块和远块比图11D擦除地更深。

图12B描绘了在擦除操作之后的一组存储器单元的Vth分布，其中所有块具有比图11D中更窄的Vth分布。

图13A描绘了示例擦除操作中的电压的曲线图，与图10一致。

图13B描绘了示例擦除操作中的Vch-Vsgs的曲线图，与图13A一致。