[发明专利]共源共栅放大器偏置电路

说明书

用于硅基放大器架构的偏置电路和方法，其对电源电压变化和偏置电压变化、偏置电流变化以及晶体管堆叠高度具有耐性并且补偿不良输出电阻特性。实施方式包括利用共源共栅基准电路以在闭环偏置控制电路的控制下偏置共源共栅放大器的最终级的功率放大器和低噪声放大器。闭环偏置控制电路通过调整共源共栅放大器的最终级的栅极偏置电压来确保共源共栅基准电路中的电流近似等于已知电流值的选定倍数。基于表示共源共栅放大器和共源共栅基准电路中的晶体管器件的相对尺寸的器件比例因子，通过共源共栅放大器的最终电流是共源共栅基准电路中的电流的倍数。

相关申请的交叉引用

本申请要求2016年9月16日提交的“Cascode Amplifier Bias Circuits”的美国专利申请序列号15/268,229的优先权，该美国专利申请的全部内容通过引用并入本文中。

本申请涉及2016年9月16日提交的题为“Standby Voltage Condition for FastRF Amplifier Bias Recovery”(代理人案卷号P1911-US)的美国申请第15/268,297号，该美国申请的公开内容的全部内容通过引用并入本文中。本申请还涉及2016年9月16日提交的题为“Gate Drivers for Stacked Transistor Amplifiers”(代理人案卷号P1910-US)的美国申请第15/268,275号，该美国申请的公开内容的全部内容通过引用并入本文中。本申请还涉及2016年9月16日提交的题为“Body Tie Optimization for StackedTransistor Amplifier”(代理人案卷号P1934-US)的美国申请第15/268,257号，该美国申请的公开内容的全部内容通过引用并入本文中。

本申请可以涉及2007年7月24日发表的题为“Stacked Transistor Method andApparatus”的美国专利第7,248,120号，该美国专利的公开内容的全部内容通过引用并入本文中。本申请可以涉及2015年9月24日公布的题为“Bias Control for StackedTransistor Configuration”的公布美国申请第2015/0270806A1号，该美国申请的公开内容的全部内容通过引用并入本文中。本申请还可以涉及2014年7月3日公布的题为“Amplifiers Operating in Envelope Tracking Mode or Non-Envelope TrackingMode”(代理人案卷号P1040-US)的公布美国申请第2014/0184335A1号，该美国申请的公开内容的全部内容通过引用并入本文中。本申请还可以涉及2014年7月3日公布的题为“Amplifier Dynamic Bias Adjustment for Envelope Tracking”的公布美国申请第US2014/0184336A1号，该美国申请的公开内容的全部内容通过引用并入本文中。本申请还可以涉及2015年12月22日发表的题为“Optimization Methods for Amplifier withVariable Supply Power”的美国专利第9,219,445号，该美国专利的公开内容的全部内容通过引用并入本文中。本申请还可以涉及2013年7月16日发表的题为“Stacked LinearPower Amplifier with Capacitor Feedback and Resistor Isolation”的美国专利第8,487,706B2号，该美国专利的公开内容的全部内容通过引用并入本文中。

技术领域

本发明涉及电子电路，并且更特别地，涉及用于共源共栅放大器的偏置电路，特别是射频共源共栅放大器。

背景技术