[发明专利]半导体光调制元件

说明书

本发明提供一种通过构成在多个供电焊盘电极间具有晶闸管构造的附加电容，保护调制区域的pin结构造免受反向电压ESD影响的可靠性高的高速/低损耗半导体光调制元件。从基板面起依次层叠n型接触层(102)、n型包层(103)、非掺杂的芯层/包层(104)、p型包层(106)、p型接触层(107)。通过干式刻蚀形成马赫－增德尔干渉波导和多个供电焊盘设置部。除了马赫－增德尔干渉波导部的调制区域和形成有多个供电焊盘设置部的供电区域之外，去除n型接触层(102)以及n型包层(103)，使调制区域与供电区域下部的半导体电分离。多个供电焊盘形成于共同的n型接触层(102)以及n型包层(103)上，在供电焊盘间形成pinip结的晶闸管构造。

技术领域

本发明涉及一种可高速调制的带浪涌旁通电路的半导体光调制元件。

背景技术

近年来，以光调制器的小型化/高速化为背景正在积极地研究开发使用化合物半导体材料的光调制器。其中使用InP作为基板材料的光调制器也在通信波长带能有效地利用量子限制斯塔克效应等进行高效率的调制动作，因此作为有望代替以往的强电介质材料的调制器材料而受到关注。

提出了在半导体光调制器使用异质pin结，约束光并且将电压有效地施加给波导的芯层部分的InP/InGaAsP光调制器，或者为了进一步实现低电压驱动的光调制器而将双方的InP包层设为n型，插入薄的p型半导体层(p型的阻隔层)作为用于抑制电子电流的阻隔层的npin形的半导体光调制器构造(例如，专利文献1)。

该npin型不使用成为光损耗的主要原因的p型的包层，因此能使用比较长的波导，在降低驱动电压方面有优势。此外，由于具有能任意地最佳设计过流层厚度的自由度，具有容易同时满足电阻抗的匹配和电气速度/光速度的匹配、有利于高速化的特征。

另一方面，在半导体器件的可靠性方面不能忽视静电放电(ESD)对策。在此，如半导体这样在二极管器件中讨论ESD的情况下，需要分为因在pn结间施加电压导致电流流通的所谓“正向电压ESD”和电流不流通(过流化)的所谓“反向电压ESD”两个极性。

通常在正向电压ESD的情况下，由于二极管中电流流通，因此故障率较低。与之相对，对于反向电压ESD由于二极管中电流不流通，直接向过流层瞬间施加高电场，因此其结果是故障率变高。由此，通常在器件的ESD试验中大多使用反向电压的极性来进行ESD评价。

在图14示出了以往的npin构造的半导体光调制器的俯视图，在图15示出了图14的XV－XV剖面，在图16示出了图14的XVI－XVI剖面，在图17示出了图14的XVII－XVII剖面。以往的半导体光调制器在SI－InP基板301上依次层叠有n型接触层302、n型包层303、p型载流子阻挡层304、非掺杂芯层/包层305。如图15所示，非掺杂芯层/包层305以构成马赫－增德尔干渉波导的方式形成。在非掺杂的芯层/包层305上具有如图15所示形成半绝缘性(SI)包层306的区域和如图16所示形成n型包层309、n型接触层310的区域。波导的周围由苯并环丁烯(BCB)等有机膜308覆盖。

电极307在有机膜308上形成电极，连接于刻蚀(etching)有机膜308的一部分而露出的下部n型接触层302、上部n型接触层310。

在这种以往的半导体光调制器中，因器件的寄生电容支配调制区域的pn结部的电容，由ESD引起的大部分高电场被施加给pn结部。其结果是，诱发作为器件的核心的调制区域的二极管故障的概率提高。

特别是与以往的pin构造(例如非专利文献1)不同，在npin构造中通过(1)中间p层电位未被固定、(2)在np结部易于蓄积电荷、(3)在薄膜p层中易于以隧道效应等为起点发生故障等，而在抗浪涌性方面尤其有问题。

通常在半导体器件中为了提高耐浪涌特性，而在器件周边搭载阻塞电容器(blockcapacitor)，并通过与器件并联电连接来增大寄生电容，并提高抗浪涌性。