[发明专利]三维半导体器件及制造方法

权利要求书

1.一种半导体器件，所述半导体器件包括：

衬底；

场效应晶体管的栅极区，所述栅极区形成在所述衬底上，所述栅极区包括具有纵向轴线的垂直堆叠的纳米线，所述纵向轴线平行于所述衬底的工作表面延伸，垂直堆叠的纳米线的给定堆叠包括垂直对准的至少两根纳米线，其中p型纳米线和n型纳米线在空间上垂直地彼此分离；以及

台阶状连接结构，所述台阶状连接结构形成在所述栅极区内，所述栅极区将每根纳米线电连接到所述栅极区上方的位置，其中第一栅电极具有台阶状廓线并且连接到第一级纳米线。

2.如权利要求1所述的半导体器件，其中所述半导体器件包括定位在所述垂直对准的至少两根纳米线之间的阻隔件层，其中所述阻隔件层选择性地沉积在第一材料上而不沉积在第二材料上。

3.如权利要求2所述的半导体器件，其中所述阻隔件层最初选择性地沉积在临时表面上，所述临时表面覆盖下纳米线并且在所述下纳米线与在所述下纳米线上方垂直地对准的上纳米线之间延伸，而所述阻隔件层不沉积在所述上纳米线上。

4.如权利要求1所述的半导体器件，其中所述栅极区上方的每个栅电极的电接触彼此相邻。

5.如权利要求1所述的半导体器件，其中所述台阶状连接结构包括第二栅电极，所述第二栅电极定位在所述第一栅电极的水平段上方并且连接到第二级纳米线。

6.如权利要求1所述的半导体器件，其中所述台阶状连接结构包括连接到第二级纳米线的第二栅电极，所述第二级纳米线定位在所述第一级纳米线上方，所述第二栅电极定位在所述第一栅电极的水平表面上方，所述第一栅电极和所述第二栅电极由一个或多个介电膜隔开。

7.如权利要求1所述的半导体器件，其中每根纳米线在空间上和电气上彼此分离。

8.如权利要求1所述的半导体器件，其中所述第一栅电极具有水平延伸构件和垂直延伸构件；并且

其中所述连接结构包括定位在所述水平延伸构件上方且与所述垂直延伸构件相邻的第二栅电极，其中所述第一栅电极与所述第二栅电极电气上分离。

9.如权利要求1所述的半导体器件，其中所述p型纳米线是n沟道金属氧化物半导体(NMOS)场效应晶体管；并且

其中所述n型纳米线是p沟道金属氧化物半导体(PMOS)场效应晶体管。

10.如权利要求9所述的半导体器件，其中所述n型纳米线定位在第一纳米线级上；并且

其中p型纳米线定位在所述第一纳米线级上方的第二纳米线级上。

11.如权利要求1所述的半导体器件，其中至少一个纳米线级包括具有相同半导体沟道类型的两根垂直堆叠的纳米线。

12.如权利要求1所述的半导体器件，其中所述半导体器件是SRAM器件。

13.如权利要求1所述的半导体器件，其中所述半导体器件是可编程逻辑器件。

14.如权利要求1所述的半导体器件，其中所述半导体器件是随机逻辑器件。

15.如权利要求1所述的半导体器件，其中所述半导体器件是具有定位在随机逻辑单元上的SRAM单元的组合器件。