[发明专利]用于调整命令信号路径的延迟的设备及方法

权利要求书

1.一种用于调整命令信号路径的延迟的设备，其包括：

第一延迟电路，其经配置以接收第一时钟信号且进一步经配置以至少部分响应于所述第一时钟信号提供第一经延迟时钟信号；

第二延迟电路，其经配置以接收第二时钟信号且进一步经配置以至少部分响应于所述第二时钟信号提供第二经延迟时钟信号，其中所述第二时钟信号与所述第一时钟信号互补；

第一及第二电路节点；

第一时序电路，其耦合于所述第一电路节点与所述第二电路节点之间，经配置以至少部分响应于所述第一经延迟时钟信号锁存所述第一电路节点上的第一信号以提供第一经锁存信号，且进一步经配置以至少部分响应于所述第一及第二时钟信号中的一者在所述第二电路节点上提供所述第一经锁存信号；

第二时序电路，其与所述第一时序电路并联耦合于所述第一电路节点与所述第二电路节点之间，经配置以至少部分响应于所述第二经延迟时钟信号锁存所述第一电路节点上的所述第一信号以提供第二经锁存信号，且进一步经配置以至少部分响应于所述第一及第二时钟信号中的另一者在所述第二电路节点上提供所述第二经锁存信号；及

选择器电路，所述选择器电路耦合到所述第一时序电路及所述第二时序电路且经配置以接收包括延时信息的选择信号，所述选择信号指示选择所述第一时序电路或所述第二时序电路，其中所述选择信号的逻辑电平指示响应于所述第一经延迟时钟信号的用于所述第一时序电路的时钟循环的数目或响应于所述第二经延迟时钟信号的用于所述第二时序电路的时钟循环的数目。

2.根据权利要求1所述的设备，其中所述选择器电路经配置以至少部分响应于所述延时信息将所述第一及第二时钟信号中的所述一者提供到所述第一时序电路且将所述第一及第二时钟信号中的所述另一者提供到所述第二时序电路。

3.根据权利要求1所述的设备，其进一步包括分频电路，所述分频电路经配置以接收第三时钟信号且进一步经配置以通过划分所述第三时钟信号的频率提供所述第一及第二时钟信号。

4.根据权利要求3所述的设备，其进一步包括：

第三延迟电路，其耦合到所述第二电路节点且经配置以接收所述第一及第二经锁存信号且进一步经配置以通过至少部分响应于所述第三时钟信号移位所述第一及第二经锁存信号中的接收到的一者提供第二信号；及

第四延迟电路，其经配置以接收所述第三时钟信号且进一步经配置以提供相对于所述第三时钟信号具有第二延迟的第四时钟信号；及

第五延迟电路，其耦合到所述第三延迟电路，所述第三延迟电路经配置以接收所述第二信号且进一步经配置以提供相对于所述第二信号具有所述第二延迟的第三信号。

5.根据权利要求4所述的设备，其进一步包括延迟控制电路，所述延迟控制电路耦合到所述第四及第五延迟电路且经配置以至少部分响应于所述第三及第四时钟信号调整所述第二延迟。

6.根据权利要求4所述的设备，其中所述第四延迟电路进一步经配置以在所述设备执行读取及写入操作中的一者时接收所述第三时钟信号及提供所述第四时钟信号，且进一步经配置以在所述设备执行裸片上终止ODT操作时中止接收所述第三时钟信号及中止提供所述第四时钟信号。

7.根据权利要求4所述的设备，其中所述第三延迟电路经配置以至少部分响应于延时信息移位所述第一及第二经锁存信号中的接收到的一者。

8.根据权利要求3所述的设备，其进一步包括：

第三延迟电路，其经配置以接收所述第三时钟信号且进一步经配置以提供相对于所述第三时钟信号具有第二延迟的第四时钟信号；及

第四延迟电路，其经配置以接收所述第一及第二经锁存信号且进一步经配置以提供相对于所述第一及第二经锁存信号中的接收到的一者具有所述第二延迟的第二信号。

9.根据权利要求8所述的设备，其进一步包括延迟控制电路，所述延迟控制电路耦合到所述第三及第四延迟电路且经配置以至少部分响应于所述第三及第四时钟信号调整所述第二延迟。