[发明专利]用于使用较低电压阈值进行耐久性友好编程的设备和方法有效
申请号: | 201780049298.7 | 申请日: | 2017-07-11 |
公开(公告)号: | CN109891506B | 公开(公告)日: | 2023-07-21 |
发明(设计)人: | 吴微;Y.邹;J.B.卡恩;郭炘 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G11C16/10 | 分类号: | G11C16/10;G11C16/34;G11C16/26 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 姜冰;张金金 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 使用 电压 阈值 进行 耐久性 友好 编程 设备 方法 | ||
提供了一种用于使用较低电压阈值进行耐久性友好编程的方法和设备。非易失性存储器具有被组织为使用第一数量的阈值电压电平编程的页的存储单元。存储单元被组织成写入数据的存储单元组。每个存储单元组被编程为存储第一数量的信息比特。存储器控制器从页中选择第二数量的信息比特,信息比特的第二数量小于信息比特的第一数量。存储器控制器使用来自第二数量的阈值电压电平的阈值电压电平对存储单元组的存储单元进行编程,其中阈值电压电平的第二数量小于阈值电压电平的第一数量,并且包括第一数量的阈值电压电平中的最低阈值电压电平。
技术领域
本文描述的实施例一般涉及一种用于使用较低电压阈值进行耐久性友好编程的方法和设备。
背景技术
固态存储装置(例如,固态驱动器)可以由非易失性存储器管芯的一个或多个封装组成,其中每个管芯由存储单元组成,其中存储单元被组织成页,并且页被组织成块。每个存储单元能存储一个或多个信息比特。表示两页中的两个信息比特的多级单元(MLC)NAND被编程为表示具有四个阈值电压电平E、P1、P2和P3的两个信息比特。NAND闪存被限制于预定数量的编程/擦除(P/E)周期,并且在此之后限制数据保持力变得不可靠。表述寿命的常见度量是总字节写入(TBW)。
数据压缩能通过改进存储效率来延长NAND存储装置的寿命。利用压缩,物理地写入存储装置的字节的总数量(即TBW)被减少,这减少了TBW并延长了NAND寿命。然而,提供数据压缩比的变化的数据压缩技术使用精致的FTL(闪速转变层)和/或文件系统支持来管理较小页并跟踪压缩数据的大小(或压缩数据的扇区的数量)。
本领域中存在对于用于将压缩数据存储在非易失性存储器存储装置的存储单元中的改进技术的需要。
附图说明
实施例通过示例参考附图进行描述,附图未按比例绘制,在附图中相似的附图标记指的是类似的元件。
图1图示了非易失性存储器存储装置的实施例。
图2图示了存储管芯控制器的实施例。
图3图示了压缩信息的实施例。
图4图示了页元数据的实施例。
图5图示了用于装置页的装置页信息的实施例。
图6A图示了用于存储单元对的阈值电压电平到三个信息比特的单元到比特映射的实施例。
图6B图示了将存储单元阈值电压电平映射到从存储装置读取的四比特以及映射到要返回的三比特的真值表。
图7A图示了用于存储单元对的阈值电压电平到两个信息比特的单元到比特映射的实施例。
图7B图示了将存储单元阈值电压电平映射到从存储装置读取的四比特以及映射到要返回的两比特的真值表。
图8图示了初始化页池中的页的操作的实施例。
图9图示了将多页的数据写入被组织为(一个或多个)存储单元组的装置页的操作的实施例。
图9A图示了基于页的压缩类型提供编程模式的表的实施例。
图10A、10B和10C图示了最低有效位然后是最高有效位到存储单元对的两步编程。
图11图示了根据图10A、10B和10C对存储单元对进行编程的编程步骤的编程表。
图12A、12B和12C图示了最高有效位然后是最低有效位到存储单元对的两步编程。
图13图示了根据图12A、12B和12C对存储单元对进行编程的编程步骤的编程表。
图14A、14B和14C提供了用于在要写入的比特与关于存储的信息比特之间进行转变的操作。
图15图示了读取存储单元对的操作的实施例。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780049298.7/2.html,转载请声明来源钻瓜专利网。