[发明专利]具有数据总线的半导体分层装置

权利要求书

1.一种半导体设备，其包括：

第一及第二半导体芯片，所述第一及第二半导体芯片经由提供于第一及第二半导体芯片中的至少一者中的穿衬底通孔TSV与彼此堆叠，所述第一及第二半导体芯片经配置以通过使用已使用数据总线反转DBI算法编码的DBI数据与彼此通信，

其中所述第二半导体芯片包括存储器单元阵列及耦合到所述存储器单元阵列的第一DBI计算电路，

其中所述第一DBI计算电路经配置以从所述第一半导体芯片接收第一DBI数据、用所述DBI算法解码所述第一DBI数据，且进一步经配置以将所述经解码第一DBI数据提供到所述存储器单元阵列，

其中所述第一DBI计算电路进一步经配置以从所述存储器单元阵列接收单元数据、用所述DBI算法将所述单元数据编码成第二DBI数据，且进一步经配置以将所述第二DBI数据传输到所述第一半导体芯片，

其中所述第一半导体芯片包括第二DBI计算电路，其经配置以响应于启用信号从控制器接收第一数据、用所述DBI算法将所述第一数据编码成所述第一DBI数据，且进一步经配置以将所述第一DBI数据提供到所述第二半导体芯片，且

其中所述第二DBI计算电路进一步经配置以响应于所述启用信号从所述第一DBI计算电路接收所述第二DBI数据、用所述DBI算法将所述第二DBI数据解码成第二数据，且进一步经配置以将所述第二数据传输到所述控制器。

2.根据权利要求1所述的半导体设备，其中所述第一半导体芯片经配置以传递所述第一DBI数据及所述第二DBI数据。

3.根据权利要求1所述的半导体设备，其中所述设备进一步包括：

数据总线，其经配置以在所述第一半导体芯片与所述第二半导体芯片之间传送所述DBI数据，

其中所述第一半导体芯片包括驱动器及接收器，其经配置以将第一数据提供到所述数据总线且进一步经配置以从所述数据总线接收第二数据，且

其中所述第二半导体芯片包括驱动器及接收器，其经配置以将所述第二数据提供到所述数据总线且进一步经配置以从所述数据总线接收所述第一数据。

4.一种半导体设备，其包括：

第一及第二半导体芯片，所述第一及第二半导体芯片经由提供于第一及第二半导体芯片中的至少一者中的穿衬底通孔TSV与彼此堆叠，所述第一及第二半导体芯片经配置以通过使用已使用数据总线反转DBI算法编码的DBI数据与彼此通信，

数据总线，其经配置以在所述第一半导体芯片与所述第二半导体芯片之间传送所述DBI数据，

其中所述数据总线是电荷再循环总线CRB数据总线，其包括串联耦合于第一电压与低于所述第一电压的第二电压之间的多个总线通道，所述数据总线经配置以在电荷再循环技术中在所述第一半导体芯片与所述第二半导体芯片之间传输所述数据。

5.根据权利要求4所述的半导体设备，其中所述第一半导体芯片包括：

多个输入端子，其经配置以接收输入数据；

多个输出端子，其经配置以传输输出数据；及

第一DBI计算电路，其耦合于所述多个输入端子与所述数据总线之间，

其中所述第一DBI计算电路经配置以从所述多个输入端子接收所述输入数据、用所述DBI算法将所述输入数据解码成第一数据，且进一步经配置以将所述第一数据提供到所述数据总线，且

其中所述第一DBI计算电路进一步经配置以从所述数据总线接收第二数据、用所述DBI算法将所述第二数据编码成所述输出数据，且进一步经配置以将所述输出数据传输到所述多个输出端子。

6.根据权利要求5所述的半导体设备，其中所述第一半导体芯片进一步包括耦合于所述DBI计算电路与所述数据总线之间的多输入签名寄存器MISR及线性反馈移位寄存器LFSR计算电路，

其中所述MISR及LFSR计算电路经配置以从所述DBI计算电路接收所述第一数据、对所述第一数据执行MISR及LFSR计算，且进一步经配置以在MISR及LFSR计算之后将所述第一数据提供到所述数据总线。