[发明专利]半导体装置、半导体模块、以及半导体封装装置

说明书

具有：半导体基板(32)，包括第一导电型的杂质；低浓度杂质层(33)，包括比半导体基板(32)的第一导电型的杂质的浓度低的浓度的第一导电型的杂质；背面电极(31)，由金属材料构成；以及晶体管(10，20)，被形成在低浓度杂质层(33)内，晶体管(10)在低浓度杂质层(33)的正面具有第一源极电极(11)以及第一栅极电极(19)，晶体管(20)在低浓度杂质层(33)的正面具有第二源极电极(21)以及第二栅极电极(29)，半导体基板(32)，作为晶体管(10，20)的共同漏极区域发挥功能，背面电极(31)的厚度a为25μm以上35μm以下，背面电极(31)的厚度a相对于包括半导体基板(32)和低浓度杂质层(33)的半导体的层厚b的比例a/b为0.32以上。

技术领域

本公开涉及，半导体装置以及半导体模块，尤其涉及多晶体管芯片以及安装有多晶体管芯片的模块。

背景技术

在硅基板上形成晶体管的半导体装置，需要导通电阻的降低、以及因热而在芯片产生的弯曲的抑制。通过低导通电阻以及小的芯片弯曲，能够使电路的工作效率以及安装的成品率分别提高。

例如，专利文献1公开，为了抑制半导体装置的使用时的热所产生的弯曲，正面电极和背面电极，由具有相同的线膨胀系数的金属构成，各个厚度也彼此相同或大致相同的结构的半导体装置。专利文献2示出，将正面电极以及背面电极的厚度设为10μm至20μm，以作为一个例子。而且，在专利文献1中，没有探讨导通电阻的降低。

并且，专利文献2公开，能够改善形成在硅基板的背面侧的背面电极的弯曲量、以及导通电阻值的半导体装置、以及其制造方法。根据专利文献2，得到背面电极的厚度为2μm左右且导通电阻为3mΩ左右的半导体装置。

(现有技术文献)

(专利文献)

专利文献1：日本特开2010－92895号公报

专利文献2：日本特开2011－151350号公报

发明内容

发明要解决的课题

本发明人，探讨在单个硅基板上形成两个纵型MOS(金属氧化物半导体)晶体管，将双方的晶体管的漏极在装置内的背面电极彼此连接的半导体装置(以下，称为多晶体管芯片)。

然而，现有技术文献中探讨的半导体装置，都是单个纵型MOS晶体管，没有探讨多晶体管芯片的导通电阻的降低以及芯片弯曲的抑制。

于是，本公开的目的在于，提供导通电阻的降低以及芯片弯曲的抑制良好的多晶体管芯片。

解决课题所采用的手段

为了解决所述问题，本公开涉及的半导体装置的实施方案之一，具有：半导体基板，由硅构成且包括第一导电型的杂质；低浓度杂质层，被形成在所述半导体基板上，并且与所述半导体基板接触，包括比所述半导体基板的所述第一导电型的杂质的浓度低的浓度的所述第一导电型的杂质；背面电极，由被形成在所述半导体基板的背面上的金属材料构成，所述金属材料与所述半导体基板的背面接触；第一纵型MOS晶体管，被形成在所述低浓度杂质层内的第一区域；以及第二纵型MOS晶体管，被形成在所述低浓度杂质层内的与所述第一区域邻接的第二区域，所述第一纵型MOS 晶体管，在所述低浓度杂质层的正面具有第一源极电极以及第一栅极电极，所述第二纵型MOS晶体管，在所述低浓度杂质层的正面具有第二源极电极以及第二栅极电极，所述半导体基板，作为所述第一纵型MOS晶体管的第一漏极区域以及所述第二纵型MOS晶体管的第二漏极区域的共同漏极区域发挥功能，所述背面电极的厚度为25μm以上35μm以下，所述背面电极的厚度相对于包括所述半导体基板和所述低浓度杂质层的半导体层的比例为0.32以上。

根据该结构，即使实施方式涉及的模型A、B、以及C的任意的多晶体管芯片，导通电阻R都处于该模型的导通电阻规格最大值以下。

发明效果