[发明专利]半导体装置及其制造方法

说明书

本发明涉及半导体装置，具备：第1半导体层，配设于半导体基板的第1主面之上；第1半导体区域，在半导体层的上层部选择性地设置有多个；第2半导体区域，选择性地设置于第1半导体区域的上层部；第2半导体层，配置于第1半导体层的与第1半导体区域之间对应的JFET区域之上，覆盖JFET区域中的至少一部分；第3半导体层，设置于所述第2半导体层之上；栅极绝缘膜，覆盖第1半导体区域之上、第3半导体层之上；栅极电极，设置于栅极绝缘膜之上；层间绝缘膜，覆盖栅极电极、栅极绝缘膜；接触孔，贯通栅极绝缘膜以及层间绝缘膜，至少第2半导体区域在该接触孔的底部露出；第1主电极，设置于层间绝缘膜之上，经由接触孔而与第2半导体区域电连接；及第2主电极，配设于半导体基板的第2主面之上。

技术领域

本发明涉及半导体装置，特别涉及抑制经时变化的半导体装置。

背景技术

碳化硅(SiC)半导体具有比硅(Si)半导体宽的宽带隙，使用了SiC半导体的SiC半导体装置与使用了Si半导体的Si半导体装置相比，耐压性优良，容许电流密度也高，另外耐热性也高，所以还能够进行高温动作。

例如，在使用了SiC的MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)中，将施加于在结构上容易被施加高电场的JFET(Junction Field Effect Transistor，结场效应晶体管)区域之上的栅极绝缘膜的电场强度抑制得低，从而抑制高电压被施加到器件的情况下的栅极绝缘膜的损坏。

例如，在专利文献1中公开的半导体装置中，在SiC－MOSFET的JFET区域内设置P型杂质浓度比较低的P^－区域，从而与不设置P^－区域的结构相比，抑制施加于JFET区域之上的栅极绝缘膜的电场强度，提高高电压被施加到器件的情况下的可靠性。

另外，开发了在半导体装置中将带隙不同的半导体彼此部分地进行欧姆连接，从而降低导通电阻的技术，在引用文献2中公开了如下技术：通过使在半导体异质结处欧姆连接的部位的杂质浓度成为高浓度，从而降低器件整体的导通电阻。

现有技术文献

专利文献

专利文献1：日本特开2011-060930号公报

专利文献2：日本特开2004-327891号公报

发明内容

根据专利文献1，在使用了碳化硅的绝缘栅极型半导体装置中，当高电场被施加到JFET区域之上的氧化膜时，使栅极氧化膜的可靠性劣化。因而，在使用了碳化硅的绝缘栅极型半导体装置中，存在由于高电场施加到JFET区域之上的氧化膜而栅极氧化膜发生经时的劣化这样的课题。

本发明是为了解决如上所述的问题而完成的，其目的在于提供与以往的碳化硅半导体相比，抑制JFET区域之上的栅极绝缘膜的经时的变动的绝缘栅极型半导体装置。