[发明专利]半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

说明书

一种半导体元件搭载用封装体基板的制造方法，其包括如下工序：基板形成工序(a)，形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm～5μm的极薄铜箔的电路形成用支撑基板；第1布线导体形成工序(b)，在电路形成用支撑基板的极薄铜箔上通过图形电镀铜形成第1布线导体；层叠工序(c)，以与第1布线导体接触的方式配置第2绝缘树脂层，将第2绝缘树脂层进行加热加压并层叠；第2布线导体形成工序(d)，在第2绝缘树脂层中形成到达第1布线导体的非贯通孔，使非贯通孔的内壁通过电镀铜和/或化学镀铜连接，形成第2布线导体；剥离工序(e)，从形成有第1布线导体和第2布线导体的电路形成用支撑基板剥离第1绝缘树脂层；和去除工序(f)，将脱模层和/或前述极薄铜箔去除。

技术领域

本发明涉及半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法。

背景技术

近年来，电子设备的小型化、轻量化、多功能化进一步推进。随着电子设备的小型化，封装体尺寸的进一步的小型化的要求变强烈。作为应对封装体尺寸的小型化的方式，提出了与半导体芯片大致等同尺寸的、所谓芯片尺寸封装体(CSP；Chip Size/ScalePackage)。其为在安装区域内而不是在半导体芯片的周边部具有与外部布线基板的连接部的封装体。作为具体例，有：使带凸块的聚酰亚胺薄膜粘接在半导体芯片的表面，通过芯片与金引线实现了电连接后，灌封密封环氧树脂而成的封装体(参见下述非专利文献1)；在临时基板上形成半导体芯片、和在相当于与外部布线基板的连接部的位置形成金属凸块，将半导体芯片进行倒装焊接(Face down bonding)后，在临时基板上进行传递模塑而成的封装体(参见下述非专利文献2)等。

另一方面，关于微细布线的形成，如下的半加成法备受关注：事先在基材表面形成较薄的镀层，在其上形成抗蚀镀层，利用电镀将导体形成为所需的厚度，之后，剥离抗蚀剂后，将前述薄的镀层利用软蚀刻去除。另外，还研究了如下方法：形成由加热·加压压制法形成的带载体的可剥离铜箔代替薄的镀层，然后将载体去除，形成薄铜箔层。

另外，为了提供布线密度优异、且生产效率优异、连接可靠性高的半导体元件搭载用封装体基板的制造方法，提出了如下方法：使用电路形成用支撑基板，所述电路形成用支撑基板是在极薄铜箔的厚度为1μm～5μm的带载体铜箔的极薄铜箔的载体铜箔面上设置绝缘树脂而成的，利用电镀铜等在其上制作布线导体，之后将带载体铜箔的支撑基板剥离，制作半导体元件搭载用封装体基板(例如参见下述专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2005-101137号公报

非专利文献

非专利文献1：NIKKEI MATERIALS&TECHNOLOGY)94.4、No.140、p18-19

非专利文献2：Smallest Flip-Chip-Like Package CSP；The Second VLSIPackkging Workshop of Japan、p46-50、1994

发明内容

发明要解决的问题